特許

J-GLOBAL ID：200903039508416597

電圧比較器回路

発明者： 西村 浩一
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2004-171047
公開番号（公開出願番号）：特開2005-354266
出願日： 2004年06月09日
公開日（公表日）： 2005年12月22日
要約：

【課題】 簡易な構成により高速化を実現する電圧比較器の提供。【解決手段】 差動入力端子In+、In-からの差動電圧を入力し互いに逆極性の第1の差動対(MP1、MP2)及び第2の差動対(MN1、MN2)を有する入力差動段と、入力差動段の差動出力に接続され、第1の差動対の差動出力信号と第2の差動対の差動出力信号とを加算するフォールデッドカスコード型の差動段(MP3、MP4、MP5、MP6、MN3、MN4)と、対向配置され、フォールデッドカスコード型の差動段の差動出力をそれぞれ入力に受け、出力同士が出力端子に共通接続された互いに逆極性の第1のカレントミラー回路(CM1)及び第2のカレントミラー回路(CM2)を備え、フォールデッドカスコード型の差動段は第1の差動対の差動出力信号と第2の差動対の差動出力信号とを加算し、フォールデッドカスコード型の差動段の出力を、前記第1及び第2のカレントミラー回路でそれぞれ折り返し出力端子から出力する。【選択図】 図1

請求項（抜粋）：

差動入力信号を入力とし第1及び第2の電流源でそれぞれ駆動される第1及び第2導電型の第1及び第2の差動対を有する入力段差動段と、 前記第1及び第2の差動対の差動出力の負荷をなし、前記第1の差動対の差動出力信号と前記第2の差動対の差動出力信号とそれぞれを加算して折り返し、差動出力するフォールデッドカスコード(folded cascode)型の差動段と、 第1及び第2電源間に対向配置され、前記フォールデッドカスコード型の差動段の差動出力をそれぞれ入力に受け、出力同士が出力端子に共通接続された、第1及び第2導電型の第1及び第2のカレントミラー回路と、 を備えている、ことを特徴とする差動増幅器。

IPC (4件)：

H03F3/45 ,  H03F1/22 ,  H03K5/08 ,  H03K17/30

FI (4件)：

H03F3/45 A ,  H03F1/22 ,  H03K5/08 E ,  H03K17/30 E

Fターム (41件)：

5J039DA09 ,  5J039DB05 ,  5J039KK16 ,  5J039KK17 ,  5J039KK18 ,  5J039KK22 ,  5J039MM03 ,  5J039MM16 ,  5J055AX02 ,  5J055BX10 ,  5J055CX24 ,  5J055DX13 ,  5J055DX14 ,  5J055DX22 ,  5J055DX63 ,  5J055EX07 ,  5J055EY21 ,  5J055EZ04 ,  5J055EZ08 ,  5J055EZ10 ,  5J055FX05 ,  5J055FX12 ,  5J055GX01 ,  5J055GX06 ,  5J500AA01 ,  5J500AA12 ,  5J500AC36 ,  5J500AC65 ,  5J500AF15 ,  5J500AH10 ,  5J500AK02 ,  5J500AK05 ,  5J500AK09 ,  5J500AM17 ,  5J500AM21 ,  5J500AS16 ,  5J500AT02 ,  5J500AT06 ,  5J500DN01 ,  5J500DN12 ,  5J500DP01

引用特許：

出願人引用 (1件)

• 特開平3-62712号公報
  

審査官引用 (4件)

• CMOS演算増幅回路
  公報種別：公開公報   出願番号：特願2002-063390   出願人：ローム株式会社
• 特開平1-223807
  
• 比較器
  公報種別：公開公報   出願番号：特願平8-075524   出願人：関西日本電気株式会社
• 特開平1-223807