半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-038459
公開番号（公開出願番号）：特開2003-243938
出願日： 2002年02月15日
公開日（公表日）： 2003年08月29日
要約：

【要約】【課題】高性能かつ高耐圧で動作する半導体装置を提供する。【解決手段】 NMOSトランジスタ1のソースは接地され、ドレインはインダクタ5を介して高耐圧NMOSトランジスタ4のソースに接続され、高耐圧NMOSトランジスタ4のドレインはインダクタ3を介して電源ラインVddに接続される。高耐圧NMOSトランジスタ4のドレインから出力Voutが取出され、NMOSトランジスタ1のゲートに入力電圧Vinが与えられるとともに、高耐圧のNMOSトランジスタのゲートにバイアス電圧Vg2が与えられると、NMOSトランジスタ1と高耐圧のNMOSトランジスタ4が動作し、高耐圧のNMOSトランジスタ4のインダクタ3が接続された負荷端の電圧振幅が電源電圧を中心に振れ、出力電圧が大きくなるにつれて電圧振幅も大きくなる。

請求項（抜粋）：

その間が電気的に導通する第1および第2の導通端子を有し、前記第1の導通端子に第1の電圧が与えられる第1のトランジスタと、その間が電気的に導通する第3および第4の導通端子を有し、前記第3の導通端子に負荷素子を介して前記第1の電圧より高い第2の電圧が与えられる、前記第1のトランジスタより耐圧の高い第2のトランジスタと、前記第1のトランジスタの第2の導通端子と前記第2のトランジスタの第4の導通端子との間に接続される受動素子と備えたことを特徴とする、半導体装置。

Fターム (28件)：

5J092AA01 , 5J092AA13 , 5J092AA41 , 5J092CA00 , 5J092CA33 , 5J092FA20 , 5J092HA10 , 5J092HA25 , 5J092HA29 , 5J092HA32 , 5J092HA33 , 5J092KA12 , 5J092MA21 , 5J092SA13 , 5J500AA01 , 5J500AA13 , 5J500AA41 , 5J500AC00 , 5J500AC33 , 5J500AF20 , 5J500AH10 , 5J500AH25 , 5J500AH29 , 5J500AH32 , 5J500AH33 , 5J500AK12 , 5J500AM21 , 5J500AS13

引用特許：

審査官引用 (4件)

二段差動増幅器を有する半導体デバイス
公報種別：公開公報出願番号：特願平4-342546 出願人：エヌ・ベー・フィリップス・フルーイランペンファブリケン
特開昭51-024159
バランス型ミキサのミキシング方法と回路
公報種別：公開公報出願番号：特願平9-022507 出願人：日本電気株式会社

全件表示

前のページに戻る