特許
J-GLOBAL ID：200903039724829561

半導体記憶装置

発明者：
石井 智之

石井 智之 について

, 
古沢 和則

古沢 和則 について

, 
倉田 英明

倉田 英明 について

, 
池田 良広

池田 良広 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願2002-315968
公開番号（公開出願番号）：特開2004-152977
出願日： 2002年10月30日
公開日（公表日）： 2004年05月27日
要約：
【課題】フラッシュメモリは急速に低価格化が進み、小さく形成出来、しかも多値記憶に適したメモリ方式が求められている。多レベル閾値による多値記憶に適したAND型は、反転層を配線に用いると面積が小さくできるが、セル間の書込み特性ばらつきが大きくなる。またさらなる多値化を推し進める上で有望な記憶場所を変えて多値化を図る方法では読出し動作時のディスターブが問題になる。【解決手段】互いに並行に形成された、ソース領域、ドレイン領域に対し、ソース、ドレイン領域の間にこれと並行でかつオーバーラップのない位置に補助電極構造を有し、書込みには補助電極をソース側注入ホットエレクトロンの補助電極として用い、読出し時には補助電極下に形成した反転層をソース、あるいはドレイン領域として用いることにより、セル間の書込み特性ばらつきが低減された半導体記憶装置を実現する方法を提供する。【選択図】 図1
請求項（抜粋）：
半導体基板の主面上に形成された絶縁膜と、 前記絶縁膜上に形成された第1の電極と、 前記第1の電極を含む領域上に絶縁膜を介して形成され、前記第1の電極と独立に制御可能な第2の電極と、 前記第1の電極と所定の距離を隔てて前記半導体基板の表面に形成された拡散層と、 前記第1の電極と前記拡散層の間の半導体表面近傍に周囲を絶縁膜で囲われた、電荷を保持する電荷蓄積領域と、 前記第1の電極に電圧を印加することにより、前記半導体表面に形成される反転層領域とを備え、 前記電荷蓄積領域は前記第2の電極で制御され、該電荷蓄積領域に蓄積された電荷量に応じて前記拡散層と前記反転層領域との間のコンダクタンスが変化することを利用して情報の記憶を行うことを特徴とする半導体記憶装置。
IPC (7件)：
H01L21/8247 ,  G11C16/02 ,  G11C16/04 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (5件)：
H01L27/10 434 ,  H01L27/10 481 ,  G11C17/00 611E ,  G11C17/00 622Z ,  H01L29/78 371
Fターム (51件)：
5B025AA01 ,  5B025AB02 ,  5B025AD04 ,  5B025AE08 ,  5B025AF04 ,  5F083EP03 ,  5F083EP09 ,  5F083EP17 ,  5F083EP18 ,  5F083EP23 ,  5F083EP32 ,  5F083EP33 ,  5F083EP34 ,  5F083EP35 ,  5F083EP79 ,  5F083ER02 ,  5F083ER14 ,  5F083ER17 ,  5F083ER19 ,  5F083ER30 ,  5F083GA01 ,  5F083GA05 ,  5F083GA15 ,  5F083JA04 ,  5F083JA39 ,  5F083KA06 ,  5F083NA03 ,  5F083PR09 ,  5F083PR14 ,  5F083PR44 ,  5F083PR46 ,  5F083PR54 ,  5F083PR56 ,  5F083ZA06 ,  5F083ZA21 ,  5F101BA12 ,  5F101BA16 ,  5F101BA23 ,  5F101BA45 ,  5F101BA54 ,  5F101BB05 ,  5F101BC12 ,  5F101BD15 ,  5F101BD22 ,  5F101BD34 ,  5F101BD36 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05 ,  5F101BH21
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM