特許
J-GLOBAL ID：200903039899204114

半導体装置およびその製造方法

発明者：
井上 和夫

井上 和夫 について

, 
直井 雅也

直井 雅也 について


出願人/特許権者：
ジェイエスアール株式会社

ジェイエスアール株式会社 について


代理人 (1件)： 大井 正彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-247289
公開番号（公開出願番号）：特開2000-077475
出願日： 1998年09月01日
公開日（公表日）： 2000年03月14日
要約：
【要約】【課題】 半導体素子と同等サイズで、小さいコストで容易に製造可能で、簡単な工程で配線基板上に確実に実装可能な半導体装置およびその製造方法の提供。【解決手段】 本発明の半導体装置は、一面に複数のパッド電極を有する半導体素子と、この半導体素子の一面上に一体的に形成された封止層と、半導体素子のパッド電極の各々の表面上に配置され、封止層に一体的に設けられた、封止層を厚み方向に貫通して伸びる導電路素子とを有してなり、封止層は硬化性樹脂よりなり、導電路素子は、高分子物質中に導電性粒子が含有されてなる。封止層を構成する硬化性樹脂は半硬化状態であることが好ましく、また、導電路素子を構成する高分子物質は、弾性を有するものであることが好ましい。導電路素子上または封止層上には、導電路素子に電気的に接続された表面電極が形成されていてもよく、更に、表面電極を導電路素子に電気的に接続するための配線部が形成されていてもよい。
請求項（抜粋）：
一面に複数のパッド電極を有する半導体素子と、この半導体素子の一面上に一体的に形成された封止層と、前記半導体素子のパッド電極の各々の表面上に配置され、前記封止層に一体的に設けられた、当該封止層を厚み方向に貫通して伸びる導電路素子とを有してなり、前記封止層は硬化性樹脂よりなり、前記導電路素子は、高分子物質中に導電性粒子が含有されてなることを特徴とする半導体装置。
IPC (6件)：
H01L 21/60 311 ,  C08L101/12 ,  H01L 21/56 ,  H01L 23/12 ,  H01L 23/29 ,  H01L 23/31
FI (5件)：
H01L 21/60 311 S ,  C08L101/12 ,  H01L 21/56 R ,  H01L 23/12 L ,  H01L 23/30 B
Fターム (33件)：
4J002AC011 ,  4J002AC031 ,  4J002AC061 ,  4J002AC071 ,  4J002AC081 ,  4J002AC091 ,  4J002BB151 ,  4J002CD001 ,  4J002CF001 ,  4J002CH041 ,  4J002CK021 ,  4J002CP031 ,  4J002DA076 ,  4J002DA086 ,  4J002DA116 ,  4J002DC006 ,  4J002FB076 ,  4J002FD116 ,  4J002FD140 ,  4J002GQ05 ,  4M105AA01 ,  4M105BB09 ,  4M105FF06 ,  4M105GG17 ,  4M109AA01 ,  4M109BA04 ,  4M109CA10 ,  4M109EB11 ,  4M109EC07 ,  5F061AA01 ,  5F061BA04 ,  5F061CA10 ,  5F061CB07
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM