半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-119639
公開番号（公開出願番号）：特開平10-313101
出願日： 1997年05月09日
公開日（公表日）： 1998年11月24日
要約：

【要約】【課題】センスアンプ部におけるビット線コンタクトの数を削減することによりビット線容量の低減をはかる。【解決手段】カラムゲートの素子パターンとイコライズ回路の素子パターンとを融合された素子パターンとして形成する。例えば、カラムゲートの構成要素であるゲートG1を有するトランジスタ、イコライズ回路の構成要素であるゲートG3を有するトランジスタ及びゲートG5を有するトランジスタは、共通ノードN1となる拡散層S2を共有している。同様に、共通ノードN2、N3及びN4もそれぞれカラムゲートを構成する一つのトランジスタとビット線イコライザを構成する二つのトランジスタによって共有されている。そして、各共通ノードN1、N2、N3及びN4には、ビット線コンタクトを介してそれぞれビット線が接続されている。

請求項（抜粋）：

カラムゲートと、このカラムゲートの素子パターンと融合された素子パターンを有するイコライズ回路とを有することを特徴とする半導体記憶装置。

IPC (3件)：

H01L 27/108 , H01L 21/8242 , G11C 11/401

FI (2件)：

H01L 27/10 681 G , G11C 11/34 362 B

引用特許：

審査官引用 (2件)

特開平3-035490
半導体記憶装置
公報種別：公開公報出願番号：特願平4-283004 出願人：株式会社東芝

前のページに戻る