特許

J-GLOBAL ID：200903040060139404

薄膜積層体、強誘電体薄膜素子およびそれらの製造方法

発明者： 李 効民
出願人/特許権者： 株式会社村田製作所
公報種別：公開公報
出願番号（国際出願番号）：特願平11-374864
公開番号（公開出願番号）：特開2001-181089
出願日： 1999年12月28日
公開日（公表日）： 2001年07月03日
要約：

【要約】【課題】Si基板上に結晶性の良好なエピタキシャル強誘電体薄膜を形成させうる機能を持つ下地金属薄膜およびその製造方法を提供する。【解決手段】単結晶Si基板と、単結晶Si基板上にエピタキシャル成長したMgOバッファ層と、MgOバッファ層上にエピタキシャル成長したIrまたはRhからなる金属薄膜とを有してなる薄膜積層体を形成する。

請求項（抜粋）：

単結晶Si基板と、単結晶Si基板上にエピタキシャル成長したMgOバッファ層と、MgOバッファ層上にエピタキシャル成長したIrまたはRhからなる金属薄膜とを有してなる薄膜積層体。

IPC (11件)：

C30B 29/02 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 41/18 ,  H01G 4/33

FI (7件)：

C30B 29/02 ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371 ,  H01L 41/18 101 Z ,  H01G 4/06 102

引用特許：

審査官引用 (1件)

• 平滑電極および向上されたメモリ保持性を有する薄膜強誘電体キャパシタを製造するためのDCスパッタリングプロセス
  公報種別：公表公報   出願番号：特願2000-557493   出願人：松下電器産業株式会社