特許
J-GLOBAL ID:200903097595695499
平滑電極および向上されたメモリ保持性を有する薄膜強誘電体キャパシタを製造するためのDCスパッタリングプロセス
発明者:
,
出願人/特許権者:
代理人 (1件):
山本 秀策
公報種別:公表公報
出願番号(国際出願番号):特願2000-557493
公開番号(公開出願番号):特表2002-519864
出願日: 1999年06月28日
公開日(公表日): 2002年07月02日
要約:
【要約】電子メモリ(600、700、800)に使用される強誘電体薄膜キャパシタ(400、500)は、エージングするにつれ、比較的強力な分極、より小さい疲労およびより小さいインプリントを可能にする平滑電極(412、422)を有する。その平滑電極の表面は、DC反応性スパッタリングによって製造される。
請求項(抜粋):
集積回路デバイスにおいて使用される、実質的に平滑電極(412)をスパッタリング堆積する方法(P1100)であって、該方法が、集積回路基板(402、404)をスパッタリングデバイス中の真空チャンバに置くステップと、希ガスおよび反応性ガス種を含むキャリアガス混合物を該真空チャンバに導入するステップとを含み、該方法が、 該キャリアガス混合物の存在下でターゲット金属材料を使用して導電膜(410)を該基板上へスパッタリングするために、DCグロー放電を使用するステップ(P11104)と、 該ターゲット金属材料は、プラチナ、パラジウム、ロジウム、イリジウム、ルテニウム、それらの混合物、およびそれらの酸化物からなる群から選択され、 該導電膜上に強誘電体層(420)を形成するステップとによって特徴づけられる方法。
IPC (4件):
H01L 27/105
, C23C 14/34
, H01L 21/285
, H01L 21/285 301
FI (5件):
C23C 14/34 M
, H01L 21/285 S
, H01L 21/285 301 R
, H01L 27/10 444 C
, H01L 27/10 444 B
Fターム (44件):
4K029AA24
, 4K029BA13
, 4K029BA50
, 4K029BB02
, 4K029BC00
, 4K029BC03
, 4K029BD01
, 4K029CA06
, 4K029DC03
, 4K029DC05
, 4K029DC16
, 4K029DC34
, 4K029EA01
, 4K029EA03
, 4K029EA05
, 4K029GA01
, 4M104BB04
, 4M104BB14
, 4M104BB17
, 4M104BB27
, 4M104BB30
, 4M104BB32
, 4M104BB36
, 4M104DD37
, 4M104DD42
, 4M104GG16
, 5F083FR01
, 5F083FR02
, 5F083GA21
, 5F083JA13
, 5F083JA14
, 5F083JA15
, 5F083JA35
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083MA06
, 5F083MA17
, 5F083PR22
, 5F083PR23
, 5F083PR33
, 5F083PR34
, 5F083PR38
引用特許:
審査官引用 (1件)
-
半導体装置を製造する方法
公報種別:公開公報
出願番号:特願平5-203645
出願人:モトローラ・インコーポレイテッド
引用文献:
前のページに戻る