特許
J-GLOBAL ID：200903040063657287
半導体装置及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-060190
公開番号（公開出願番号）：特開平11-074524
出願日： 1998年03月11日
公開日（公表日）： 1999年03月16日
要約：
【要約】【課題】 電界集中によって生じる絶縁膜(熱酸化膜)の絶縁破壊を防止する。【解決手段】 n+ 型炭化珪素半導体基板1上にn- 型炭化珪素半導体層2とp型炭化珪素半導体層3を積層形成し、p型炭化珪素半導体基板3の表面を主表面とする半導体基板100に、セル領域を構成する溝7とp型炭化珪素半導体層3及びn- 型炭化珪素半導体層2をテーパ形状に成すメサ型構造を構成する溝5とを形成し、溝5の側面における熱酸化膜9とn- 型炭化珪素半導体層2及びp型炭化珪素半導体層3の間に、熱酸化膜9における電界集中を緩和する電界緩和層、例えばn- 型炭化珪素半導体層2よりも高抵抗のn- 型半導体からなる高抵抗層6やp型炭化珪素半導体層を形成する。
請求項（抜粋）：
第1導電型の低抵抗層(1)と、この低抵抗層上に形成された第1導電型で該低抵抗層よりも高抵抗の第1の半導体層(2)と、この第1の半導体層上に形成された第2導電型の第2の半導体層(3)とを有し、前記第2の半導体層の表面を主表面とする半導体基板(100)と、前記第2の半導体層内に形成されると共に、前記主表面で接合部が終端するように形成された第1導電型の半導体領域(4)と、前記主表面から前記半導体領域及び前記第2の半導体層を貫通する第1、第2の溝(7、5)と、前記第2の溝(5)の側面に形成された電界緩和層(6、30、50)と、前記電界緩和層の表面及び前記第1の溝(7)を含んで前記主表面の上に形成された絶縁膜(9)と、前記第1の溝内における前記絶縁膜の内側に形成されたゲート電極(10)と、前記半導体領域に電気的に接触する第1の電極(12)と、前記半導体基板の裏面側に電気的に接触する第2の電極(13)とを備え、前記電界緩和層によって前記絶縁膜における電界集中を緩和するようになっていることを特徴とする半導体装置。
FI (3件)：
H01L 29/78 652 P
, H01L 29/78 652 T
, H01L 29/78 653 A
