特許

J-GLOBAL ID：200903040098776904

薄膜トランジスタおよびその製造方法

発明者： 奥村 展
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-320806
公開番号（公開出願番号）：特開平8-181318
出願日： 1994年12月22日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】 レーザアニールポリシリコンTFTにおいて、ポリシリコン膜の平均結晶粒径とチャネル長との比を1/100〜1/50とすることにより、高い移動度を示したまま各TFT素子間のバラツキを小さくする。【構成】 平均結晶粒径とチャネル長との比が1/100未満では結晶粒径が小さいために移動度は低い値となり、1/50を超えるときは、結晶粒径のバラツキが大きいために移動度のバラツキが大きくなり、どちらの条件においても実用には適さない。平均結晶粒径とチャネル長との比が1/100〜1/50のときに、高移動度でかつ高均一性を有する薄膜トランジスタが実現できる。

請求項（抜粋）：

絶縁性基板上に形成されたチャネル領域およびソース・ドレイン領域を構成するポリシリコン膜と、このポリシリコン膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極とを有する薄膜トランジスタにおいて、少なくともチャネル領域部の前記ポリシリコン膜の平均結晶粒径とチャネル長との比が1/100〜1/50であることを特徴とする薄膜トランジスタ。

IPC (5件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/268 ,  H01L 27/12

FI (2件)：

H01L 29/78 618 Z ,  H01L 29/78 627 G

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-109149   出願人：富士ゼロックス株式会社