特許

J-GLOBAL ID：200903040098832960

半導体装置の製造方法

発明者： 増田 員拓
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-128076
公開番号（公開出願番号）：特開2004-335647
出願日： 2003年05月06日
公開日（公表日）： 2004年11月25日
要約：

【課題】基板を貫通する接続端子を効率よく製造できるようにした半導体装置の製造方法を提供する。【解決手段】多層配線構造を有する回路部16と、この回路部16に導電接続された電極が順に積層された基板10と、この基板10及び回路部16を貫通し上記電極に導電接続された接続端子とを備えた半導体装置の製造方法において、回路部16の各配線層の配線40を形成する際に、同時に接続端子の一部241を形成する。これにより、回路部16の配線形成と同時に、接続端子が一層ずつ継ぎ足す形で下層側から順に形成されるため、接続端子の形成工程を回路部の形成工程の後工程として行なう場合に比べて工程を簡略化できる。【選択図】 図5

請求項（抜粋）：

一面側に回路部と上記回路部に導電接続された電極が順に積層された基板と、上記基板及び回路部を貫通し上記電極に導電接続された接続端子とを備えた半導体装置の製造方法であって、 上記接続端子と上記回路部の配線とを同時に形成することを特徴とする、半導体装置の製造方法。

IPC (6件)：

H01L21/768 ,  H01L21/28 ,  H01L23/52 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

FI (4件)：

H01L21/90 C ,  H01L21/28 L ,  H01L23/52 C ,  H01L25/08 Z

Fターム (40件)：

4M104AA01 ,  4M104BB14 ,  4M104CC01 ,  4M104DD19 ,  4M104FF18 ,  4M104FF22 ,  5F033HH11 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK01 ,  5F033MM01 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP26 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR06 ,  5F033RR15 ,  5F033SS04 ,  5F033SS15 ,  5F033TT07 ,  5F033XX33

引用特許：

審査官引用 (2件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-143609   出願人：セイコーエプソン株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-194348   出願人：株式会社東芝