特許
J-GLOBAL ID：200903040119149727
集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-286603
公開番号（公開出願番号）：特開平10-133714
出願日： 1996年10月29日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 処理回路及び記憶回路の動作を制御する制御回路を備える、操作性の良い集積回路装置を提供する。【解決手段】 コントローラ5内に備わるレジスタRGにCPU1から“10”が書き込まれると、ゲート10の一方の入力端子に入力されるCPU用クロックマスク信号CMS1の論理が“0”となり、クロック信号CLKはゲート10によって遮断されCPU1には伝わらない。これによってCPU1は停止し、CPU1における電力の消費が抑えられる。この状態から復帰するためには、使用者は端子T1を介して割り込み要求をコントローラ5に入力する。コントローラ5はこれを受け、CPU1用クロックマスク信号CMS1の論理を“1”にしてANDゲート10に入力し、CPU1にクロック信号CLKを再び供給する。CPU1はクロック信号CLKの供給が復活すると同時に動作を開始し、割り込み要求を実行するための処理を行う。
請求項（抜粋）：
同期信号の発生を待機要求が与えられた際には停止する同期信号発生回路と、前記同期信号を受けつつ命令を実行する処理回路と、前記同期信号を受けつつ動作し、自己制御要求を受けた際には孤立的に自身の内容の保持行為を行う記憶回路と、前記処理回路から自身に与えられる書き込み信号によって与えられる値が第1の論理を示す際には、前記自己制御要求及び前記待機要求の順次的付与を行う制御回路とを備える、集積回路装置。
IPC (6件)：
G05B 19/02
, G05B 15/02
, G05B 19/05
, G06F 1/32
, G06F 1/04 301
, G06F 15/78 510
G05B 19/02 W
, G06F 1/04 301 C
, G06F 15/78 510 P
, G05B 15/02 W
, G05B 19/05 J
, G06F 1/00 332 Z
