半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-312415
公開番号（公開出願番号）：特開平7-169290
出願日： 1993年12月14日
公開日（公表日）： 1995年07月04日
要約：

【要約】【目的】製造工程や設計工数、及び回路素子や配線数を増大させることなく、高速化,高集積化及び動作の安定化をはかる。【構成】差動増幅器32の一方の入力端(節点N1)と電源電位Vcc点と間に、しきい値が0V近傍で所定の電流駆動能力をもつNチャネル型のトランジスタQ32と、しきい値がPチャネル型エンハンスメント型の通常の値を持ち電流駆動能力がトランジスタQ32より十分大きいPチャネル型エンハンスメント型のトランジスタQ33とを並列に設ける。節点N1を、トランジスタQ33によりオンビット選択時の電圧近くまで高速に充電し、更にトランジスタQ32によりオンビット選択時の電圧及びオフビット選択時の電圧(ほぼ電源電圧)まで充電する。

請求項（抜粋）：

行方向,列方向にマトリクス状に配列され選択状態のときの抵抗値の大小により2値情報を記憶する複数のメモリセル、これら複数のメモリセルを行単位で選択状態とする複数のワード線、及び前記複数のメモリセルの各列それぞれの記憶情報を伝達する複数のディジット線を備えたメモリセルアレイと、列選択信号に従って前記複数のディジット線のうちの所定のディジット線を選択する列選択回路と、入力端にこの列選択回路の選択ディジット線の信号を受けてそのレベル反転信号を出力する反転増幅器、ソースをこの反転増幅器の入力端にゲートを前記反転増幅器の出力端にそれぞれ接続する一導電型エンハンスメント型の第1のトランジスタ、ソースをこの第1のトランジスタのドレインにゲート及びドレインを電源電位点にそれぞれ接続し前記第1のトランジスタを含む一導電型エンハンスメント型のトランジスタの通常のしきい値より低いしきい値及び所定の電流駆動能力をもつ一導電型の第2のトランジスタ、ソースを前記電源電位点にドレイン及びゲートを前記第1のトランジスタのドレインにそれぞれ接続し逆導電型エンハンスメント型のトランジスタの通常のしきい値と同程度のしきい値及び前記第2のトランジスタより十分大きい電流駆動能力をもつ逆導電型エンハンスメント型の第3のトランジスタ、所定のレベルの基準電圧を発生する基準電圧発生回路、並びに前記第1のトランジスタのドレインの電圧を前記基準電圧と比較しその比較結果を出力する差動増幅器を備えたセンス増幅回路とを有することを特徴とする半導体記憶装置。

IPC (3件)：

G11C 17/18 , G11C 11/419 , G11C 16/06

FI (3件)：

G11C 17/00 306 A , G11C 11/34 311 , G11C 17/00 520 B

引用特許：

審査官引用 (1件)

半導体記憶装置
公報種別：公開公報出願番号：特願平3-356076 出願人：日本電気株式会社

前のページに戻る