PLL周波数シンセサイザ

発明者：
出願人/特許権者：
代理人 (1件)：鈴木章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-214089
公開番号（公開出願番号）：特開平9-046226
出願日： 1995年07月31日
公開日（公表日）： 1997年02月14日
要約：

【要約】【課題】周波数チャネル間隔を小さくしたときの収束速度の向上を図るための分数分周方式のPLL周波数シンセサイザでは、VCOの出力信号の中心周波数近傍に高いレベルのスプリアスが発生する。【解決手段】 PLL周波数シンセサイザの分周回路7を複数の分周器71〜7nで構成し、外部発振回路1からの周波数信号で動作するタイミング発生回路6により、各分周器71〜7nを1周期毎に順次遅らせて出力させてPLLループの位相比較器2の帰還信号とする。高い基準周波数での位相比較が可能となり、チャネル間隔を小さくした場合でも収束を高速に行うことができ、かつ分周比が1周期内で一定であるためにVCO5の出力を変調することがなく、スプリアスの発生が防止される。

請求項（抜粋）：

電圧制御発振器と、この電圧制御発振器の出力周波数信号を分周する分周回路と、この分周された信号と外部発振周波数信号との位相を比較する位相比較器と、この位相差信号に基づいて前記電圧制御発振器の制御電圧を生成する手段とを備えるPLL周波数シンセサイザにおいて、前記分周回路は分周比が等しくかつ分周出力が前記外部発振周波数信号の1周期分の時間差をおいて分周信号を出力する複数個の分周器で構成され、これら分周器の出力を帰還信号として前記位相比較器に入力することを特徴とするPLL周波数シンセサイザ。

IPC (2件)：

H03L 7/183 , H03L 7/08

FI (2件)：

H03L 7/18 B , H03L 7/08 N

引用特許：

審査官引用 (6件)

位相同期ループ
公報種別：公開公報出願番号：特願平3-215878 出願人：日本電気株式会社
特開平2-114715
特開平1-190114

全件表示

前のページに戻る