特許

J-GLOBAL ID：200903040357643837

半導体製造方法および装置

発明者： 大川 章 ,  寺崎 正 ,  笠原 修 ,  安藤 敏夫
出願人/特許権者： 株式会社日立製作所 ,  国際電気株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-160251
公開番号（公開出願番号）：特開平9-017732
出願日： 1995年06月27日
公開日（公表日）： 1997年01月17日
要約：

【要約】【目的】 半導体ウェハなどの被処理物の歩留りと半導体製造装置の稼働率を向上させる半導体製造方法および装置を提供する。【構成】 外気と遮断する真空処理容器2を形成しかつプロセスガスが導入される外管部材3と、外管部材3の内部3aに着脱可能に配置する内管部材4と、外管部材3と連通しかつ前記プロセスガスが通過するガス導入部5aと、ガス導入部5aに設けられる複数個の多孔質部材6と、真空処理容器2内の真空または前記プロセスガスを排気する真空排気ポンプ7とからなり、多孔質部材6を通過した前記プロセスガスが内管部材4に導入され、内管部材4内で半導体ウェハ1のCVD処理が行われる。

請求項（抜粋）：

外気と遮断する真空処理容器の筒部材内で被処理物の処理を行う半導体製造方法であって、前記真空処理容器内を真空排気し、プロセスガスなどのガスを前記筒部材と連通したガス導入部に導入し、前記ガスを前記ガス導入部に設けられた1個または複数個の多孔質部材に通過させた後、前記筒部材内に導入し、前記筒部材内で前記被処理物の処理を行うことを特徴とする半導体製造方法。

IPC (3件)：

H01L 21/205 ,  C23C 16/44 ,  H01L 21/02

FI (3件)：

H01L 21/205 ,  C23C 16/44 D ,  H01L 21/02 Z

引用特許：

審査官引用 (5件)

• 特開平1-186613
  
• 特開昭64-012521
  
• 特開平3-239900
  
• 特開昭63-216332
  
• ダイヤモンド膜の成膜方法
  公報種別：公開公報   出願番号：特願平6-061834   出願人：富士電機株式会社