差動増幅回路、ミキサ回路および受信装置

発明者： , ,
出願人/特許権者：
代理人 (2件)：吉竹英俊 , 有田貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2007-212065
公開番号（公開出願番号）：特開2009-049585
出願日： 2007年08月16日
公開日（公表日）： 2009年03月05日
要約：

【課題】小面積、低消費電流且つ安定動作可能な差動増幅回路を提供する。【解決手段】この差動増幅回路1は、トランジスタMN1,MN2のゲートの間に直列接続された抵抗RB3,RB4と、トランジスタMP1,MP2のゲートの間に直列接続された抵抗RB1,RB2と、各トランジスタMP1,MN1のゲートにコンデンサC1,C2を介して接続された入力端子RFと、各トランジスタMP2,MN2のゲートにコンデンサC3,C4を介して接続された入力端子RFBと、各トランジスタMP1,MN1のドレイン間に接続された出力端子RBOUTBと、トランジスタMP2,MN2のドレイン間に接続された出力端子RBOUTと、各出力端子RBOUTB,RBOUTの間に直列接続され、それらの中間点が抵抗RB3,RB4の中間点に接続された抵抗RCM5,RCM6とを備える。【選択図】図4

請求項（抜粋）：

第1の高電位源と、第1の低電位源と、前記第1の高電位源と前記第1の低電位源の間にそれらの主電極間が直列接続された上流側の第1の第1導電型トランジスタおよび下流側の第1の第2導電型トランジスタと、前記第1の高電位源と前記第1の低電位源の間にそれらの主電極間が直列接続された上流側の第2の第1導電型トランジスタおよび下流側の第2の第2導電型トランジスタと、前記第1および第2の第2導電型トランジスタの制御電極の間に直列接続された第1および第2の抵抗と、前記第1および第2の第1導電型トランジスタの制御電極の間に直列接続された第3および第4の抵抗と、前記第1の第1導電型トランジスタの制御電極と前記第1の第2導電型トランジスタの制御電極とに対し、少なくともそれらの一方に対しては容量結合する様にして接続された第1の入力端子と、前記第2の第1導電型トランジスタの制御電極と前記第2の第2導電型トランジスタの制御電極とに対し、少なくともそれらの一方に対しては容量結合する様にして接続された第2の入力端子と、前記第1の第1導電型トランジスタの下流側主電極と前記第1の第2導電型トランジスタの上流側主電極との間に接続された第1の出力端子と、前記第2の第1導電型トランジスタの下流側主電極と前記第2の第2導電型トランジスタの上流側主電極との間に接続された第2の出力端子と、前記第1および第2の出力端子の間に直列接続されると共に、それらの中間点が前記第1および第2の抵抗の中間点および前記第3および第4の抵抗の中間点のうちの一方の中間点に接続された第5および第6の抵抗と、前記第1および第2の抵抗の中間点および前記第3および第4の抵抗の中間点のうちの他方の中間点に接続されたバイアス電圧入力端子と、を備えることを特徴とする差動増幅回路。

IPC (5件)：

H03F 3/45 , H03F 3/34 , H03D 7/14 , H04B 1/26 , H04B 1/30

FI (7件)：

H03F3/45 B , H03F3/34 Z , H03F3/45 Z , H03D7/14 C , H04B1/26 B , H04B1/26 E , H04B1/30

Fターム (28件)：

5J500AA01 , 5J500AA12 , 5J500AC36 , 5J500AC92 , 5J500AF17 , 5J500AH10 , 5J500AH25 , 5J500AH29 , 5J500AH33 , 5J500AK02 , 5J500AM08 , 5J500AM13 , 5J500AM18 , 5J500AM21 , 5J500AS13 , 5J500AT01 , 5J500DM03 , 5J500DP02 , 5K020BB08 , 5K020DD12 , 5K020DD13 , 5K020DD15 , 5K020EE02 , 5K020EE13 , 5K020EE16 , 5K020FF12 , 5K020MM11 , 5K020MM12

引用特許：

出願人引用 (1件)

半導体集積回路装置
公報種別：公開公報出願番号：特願2006-142134 出願人：株式会社東芝

前のページに戻る