特許
J-GLOBAL ID:200903041661826898
半導体集積回路装置
発明者:
,
出願人/特許権者:
代理人 (1件):
伊藤 進
公報種別:公開公報
出願番号(国際出願番号):特願2006-142134
公開番号(公開出願番号):特開2007-006463
出願日: 2006年05月22日
公開日(公表日): 2007年01月11日
要約:
【課題】動作速度を低下させることなく、かつ、従来と略同程度のサイズの回路構成により、消費電力の低減を図ることができる半導体集積回路装置を提供する。【解決手段】本発明に係る半導体集積回路装置は、入力信号の論理値と出力信号の論理値との比較を行い、比較結果に基づいて、論理値の組合せを有する組合せ信号を出力する比較回路と、前記組合せ信号の論理値の組合せが所定の組合せの場合に前記出力信号の状態を維持し、該状態を維持するための電力は、前記出力信号の状態が遷移するための電力より少ないフリップフロップ回路とを有し、前記比較回路は、前記入力信号の論理値と前記出力信号の論理値との比較結果に基づいて、前記入力信号が前記出力信号の状態に対して変動を及ぼさないと判定した場合、前記所定の組合せを有する組合せ信号を前記入力端部に対して出力する。【選択図】図3
請求項(抜粋):
入力信号を入力し、前記入力信号に基づく出力信号を出力する半導体集積回路装置であって、
前記入力信号の論理値と前記出力信号の論理値との比較を行い、比較結果に基づいて、論理値の組合せを有する組合せ信号を出力する比較回路と、
前記組合せ信号を入力するための複数の端子を有する入力端部と、前記組合せ信号に基づいて出力される前記出力信号を出力するための端子を有する出力端部とを有し、前記組合せ信号の論理値の組合せが所定の組合せの場合に前記出力信号の状態を維持し、該状態を維持するための電力は、前記出力信号の状態が遷移するための電力より少ないフリップフロップ回路とを有し、
前記比較回路は、前記入力信号の論理値と前記出力信号の論理値との比較結果に基づいて、前記入力信号が前記出力信号の状態に対して変動を及ぼさないと判定した場合、前記所定の組合せを有する組合せ信号を前記入力端部に対して出力することを特徴とする半導体集積回路装置。
IPC (1件):
FI (1件):
Fターム (3件):
5J034AB03
, 5J034CB02
, 5J034DB03
引用特許:
出願人引用 (1件)
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願2002-214326
出願人:株式会社東芝
審査官引用 (5件)
-
電子回路
公報種別:公開公報
出願番号:特願平10-101640
出願人:株式会社東芝
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願2002-214326
出願人:株式会社東芝
-
低消費電力回路及びこれを含む集積回路
公報種別:公開公報
出願番号:特願平10-176485
出願人:日本電気株式会社
-
ラッチ回路
公報種別:公開公報
出願番号:特願平5-059756
出願人:三菱電機株式会社
-
パルス型フリップフロップ回路
公報種別:公表公報
出願番号:特願平8-521121
出願人:インテル・コーポレーション
全件表示
引用文献:
前のページに戻る