特許
J-GLOBAL ID:200903040482875235

多数の動作モードを支援する暗号化装置

発明者:
出願人/特許権者:
代理人 (1件): 萩原 誠
公報種別:公開公報
出願番号(国際出願番号):特願2003-426676
公開番号(公開出願番号):特開2004-226966
出願日: 2003年12月24日
公開日(公表日): 2004年08月12日
要約:
【課題】 簡単な回路構成を有し、多数の動作モードを支援する暗号化装置、しかも性能の極大化、CPUの処理作業の最少化、CPUと暗号化装置との間のデータの送受信の最少化による通信システムの性能向上を図ることができる暗号化装置を提供する。【解決手段】 小さくて簡単な素子を利用してECB、CBC、CBC-MAC、カウンタ及びOCBモードなどで動作することができる暗号化装置を構成する。暗号化装置内に構成される入力バッファ及び出力バッファは各々少なくとも二つのブロックを貯蔵するように構成する。さらに、暗号化装置がゼロ-パディング機能を支援する。【選択図】 図2
請求項(抜粋):
メモリに貯蔵されたデータを暗号化するための暗号化装置において、 外部から提供される暗号化情報に応答して制御信号を生成する制御ユニットと、 前記メモリから前記データを読み出すメモリコントローラと、 前記メモリコントローラによって読み出されたデータを貯蔵するための入力バッファと、 前記入力バッファに貯蔵されたデータブロックを暗号化するための暗号化ユニットと、 前記暗号化ユニットにより暗号化されたデータを貯蔵するための出力バッファとを含み、 前記メモリコントローラは前記出力バッファに貯蔵された前記暗号化されたデータを前記メモリに書き込み、 前記メモリコントローラ、前記入力バッファ、前記暗号化ユニット及び前記出力バッファは前記制御信号に応答して動作することを特徴とする暗号化装置。
IPC (1件):
G09C1/00
FI (2件):
G09C1/00 650Z ,  G09C1/00 610A
Fターム (10件):
5J104AA01 ,  5J104AA12 ,  5J104AA18 ,  5J104AA32 ,  5J104JA03 ,  5J104JA07 ,  5J104NA02 ,  5J104NA10 ,  5J104NA22 ,  5J104NA39
引用特許:
審査官引用 (7件)
全件表示
引用文献:
審査官引用 (4件)
  • “Submisson to NIST: Counter with CBC-MAC(CCM)”
  • “Submisson to NIST: Counter with CBC-MAC(CCM) AES Mode of Operation”
  • “ネットワーク・セキュリティ”, 19851205, 1版1刷, p.89-90
全件表示

前のページに戻る