特許
J-GLOBAL ID：200903040484327073
半導体装置とその製造方法、及びアクティブマトリクス基板
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-237056
公開番号（公開出願番号）：特開平9-172183
出願日： 1996年09月06日
公開日（公表日）： 1997年06月30日
要約：
【要約】【課題】 駆動回路内蔵のアクティブマトリクス基板の様に少なくともTFT、及びこのTFTと導電型の異なるTFT或いは容量素子を備えた半導体装置に於いて、最小限の製造工程数によって各TFTの電気的特性を向上させた半導体装置、及びその製造方法を提供する事に有る。【解決手段】 第一導電型の画素用TFT10、第一導電型の駆動回路用TFT20は、ソース・ドレイン領域11、12、21、22に第一導電型の低濃度ソース・ドレイン領域111、121、211、221を備えるLDD構造を有する。チャネル領域13、23には、低濃度の第二導電型不純物がチャネルドープされて居る。第二導電型の駆動回路用TFT30は、オフセットゲート構造になって居る。チャネル領域33には、低濃度の第二導電型不純物がチャネルドープされている為、オフセット領域311′、321′も低濃度第二導電型領域で有る。
請求項（抜粋）：
第一ゲート電極に第一ゲート絶縁膜を介して対峙する第一チャネル領域と第一導電型高濃度ソース・ドレイン領域を備える第一導電型薄膜トランジスタと、第二ゲート電極に第二ゲート絶縁膜を介して対峙する第二チャネル領域と第二導電型高濃度ソース・ドレイン領域を備える第二導電型薄膜トランジスタ、とを有する半導体装置に於いて、該第一導電型薄膜トランジスタは該第一導電型高濃度ソース・ドレイン領域と該第一チャネル領域の間に第一導電型低濃度ソース・ドレイン領域を具備するLDD構造を成し、該第一チャネル領域は極低濃度の第二導電型不純物を含み、該第二導電型薄膜トランジスタは該第二導電型高濃度ソース・ドレイン領域と該第二チャネル領域の間に該第二チャネル領域と同じ不純物濃度を有するオフセット領域を具備するオフセット構造を成し、該第二チャネル領域は極低濃度の第二導電型不純物を含んで居る事を特徴とする半導体装置。
IPC (4件)：
H01L 29/786
, G02F 1/1343
, G02F 1/136 500
, H01L 21/336
H01L 29/78 612 B
, G02F 1/1343
, G02F 1/136 500
, H01L 29/78 613 A
, H01L 29/78 616 A
, H01L 29/78 617 A
