特許
J-GLOBAL ID：200903040594321585
パワー金属酸化膜半導体電界効果トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小池 晃 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2002-502828
公開番号（公開出願番号）：特表2003-536261
出願日： 2001年06月01日
公開日（公表日）： 2003年12月02日
要約：
【要約】第1の伝導性タイプを有する基板を備える高電圧MOSFETの試験構造を提供する。基板には、同じく第1の伝導性タイプを有するエピタキシャル層を蒸着する。エピタキシャル層のドリフト領域には複数のトレンチを設ける。第1及び第2のボディ領域から基板に向けて延びるトレンチには、第2の伝導性タイプを有する不純物を含む材料を埋め込む。不純物は、トレンチからこのトレンチに隣接するエピタキシャル層に拡散する。エピタキシャル層の降伏電圧を測定し、所望の降伏電圧と比較して、拡散時間と降伏電圧との所定の関係を当てはめることにより判定される追加的な拡散時間の拡散工程を実施する。試験構造により、デバイスの降伏電圧とオン抵抗を最適化するシミュレーションを行うことができる。
請求項（抜粋）：
第1の伝導性タイプを有する基板を準備する工程と、 上記基板上に第1の伝導性タイプを有するエピタキシャル層を蒸着させる工程と、 上記エピタキシャル層に第2の伝導性タイプを有する第1及び第2のボディ領域を形成し、該第1及び第2のボディ領域間にドリフト領域を画定する工程と、 上記第1及び第2のボディ領域にそれぞれ第1の伝導性タイプを有する第1及び第2のソース領域を形成する工程と、 上記エピタキシャル層のドリフト領域に複数のトレンチを形成する工程と、 上記第1及び第2のボディ領域から上記基板に向けて延びるトレンチに、第2の伝導性タイプを有する不純物を含む材料を埋め込む工程と、 上記トレンチからエピタキシャル層の該トレンチに隣接する部分に上記不純物の少なくとも一部を拡散させる工程と、 上記エピタキシャル層の降伏電圧を測定する工程と、 上記測定した降伏電圧と、降伏電圧及び拡散時間の間の所定の関係とを比較し、所望の降伏電圧を実現するために必要な残りの拡散時間を判定する工程と、 上記必要な残りの拡散時間により更なる拡散を行う工程とを有する高電圧金属酸化膜半導体電界効果トランジスタの製造方法。
IPC (2件)：
H01L 29/78 652
, H01L 21/336
H01L 29/78 652 C
, H01L 29/78 658 L
