特許
J-GLOBAL ID：200903040671896006
シーケンシャルプロセッサにおいてデータ要素の組を処理する方法およびコンピュータシステム
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外6名)
公報種別：公表公報
出願番号（国際出願番号）：特願平9-534176
公開番号（公開出願番号）：特表平11-506230
出願日： 1997年03月13日
公開日（公表日）： 1999年06月02日
要約：
【要約】本方法およびシステムを使用し、パターン認識において使用されるベクトルの成分のようなデータ要素の組を、慣例的なシーケンシャルプロセッサ(30)において並列に処理する。データ要素のグループを、プロセッサ(30)のデータレジスタに、複合データ要素としてロードする。このデータレジスタを、加算、減算または乗算のような慣例的なプロセッサ命令を使用して演算する。前記複合データ要素は、少なくとも2つのブロックの配置を具え、各々のブロックは、下位ビット位置においてデータ要素を具え、上位ビット位置において少なくとも1つの分離ビットを具える。この分離ビットに、プロセッサ演算中に所望の並列な結果が形成されることを保証する、予め決められたビット値を割り当てる。
請求項（抜粋）：
シーケンシャルプロセッサを具えるコンピュータシステムにおいてデータ要素の組を処理する方法であって、各々のデータ要素が複数のデータビットを具え、前記プロセッサが、複数のデータレジスタの各々1つにおいて格納された、命令に固有の数のオペランドにおいて演算し、少なくとも1つのオペランドがwビットの幅を有し、該方法が、 a.前記データ要素の組から少なくとも1つのデータ要素を選択するステップと、 b.各々の選択されたデータ要素に対して、前記レジスタの1つを選択し、前記選択されたデータ要素を前記選択されたレジスタにロードするステップと、 c.前記プロセッサに命令し、前記選択されたレジスタにおいて演算するステップと、 d.前記ステップaないしcを、前記組のすべてのデータ要素が演算されるまで繰り返すステップとを具える方法において、 ステップaが、前記データ要素の組から少なくとも2つの別個のデータ要素の少なくとも1つのグループを選択することを具え、 ステップbが、各々の選択されたグループに対して前記データレジスタの各々1つを選択し、前記グループのデータ要素を複合データ要素として前記選択されたデータレジスタにロードすることを具え、前記複合データ要素が、前記グループの各々のデータ要素に対して少なくともd+sの連続ビットの対応するブロックを具え、前記ブロックを、前記複合データ要素の連続ブロック位置に配置し、各々のブロックのdの下位ビット位置が、前記対応するデータ要素のデータビットを具え、少なくともsの上位ビット位置が、各々が予め決められたビット値を有する分離ビットを具え、(d+s)*2≦wとしたことを特徴とする方法。
IPC (6件)：
G10L 3/00 571
, G06F 7/00
, G06F 9/305
, G06F 17/10
, G06F 17/18
, G06T 7/00
G10L 3/00 571 A
, G06F 7/00 A
, G06F 9/30 340 A
, G06F 15/70 460 B
, G06F 15/31 Z
, G06F 15/36 Z
