半導体装置およびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2006-099540
公開番号（公開出願番号）：特開2007-273859
出願日： 2006年03月31日
公開日（公表日）： 2007年10月18日
要約：

【課題】微細化されたNAND型フラッシュメモリにおいて、素子分離溝の加工歩留まりを低下させることなく、良好な素子分離特性を実現する。【解決手段】半導体基板1のメモリアレイ領域には、NAND型フラッシュメモリのメモリセルが行方向および列方向に沿ってマトリクス状に配置されている。行方向に沿って配置された複数のメモリセルは、列方向に延在する細長い帯状の平面形状を有する素子分離溝3によって互いに分離されている。素子分離溝3は、その底部における行方向の径が、表面近傍における行方向の径よりも大きい。【選択図】図4

請求項（抜粋）：

第1導電型の半導体基板の主面の第1方向およびこれと直交する第2方向にマトリクス状に配置された複数のメモリセルを有し、前記複数のメモリセルのそれぞれは、ゲート絶縁膜を介して前記半導体基板の主面上に形成された浮遊ゲートと、絶縁膜を介して前記浮遊ゲートの上部に形成された制御ゲートとを備え、前記第1方向に沿って配置された複数のメモリセルのそれぞれの前記制御ゲートは、一体となって前記第1方向に延在するワード線を構成し、前記第2方向に沿って配置された複数のメモリセルは、直列に接続され、前記第1方向に隣接するメモリセルは、前記半導体基板の主面に形成され、前記第2方向に延在する素子分離溝によって互いに分離され、前記素子分離溝の底部における前記第1方向の径は、前記半導体基板の表面における前記第1方向の径よりも大きいことを特徴とする半導体装置。

IPC (5件)：

H01L 21/824 , H01L 27/115 , H01L 29/788 , H01L 29/792 , H01L 21/76

FI (3件)：

H01L27/10 434 , H01L29/78 371 , H01L21/76 L

Fターム (50件)：

5F032AA35 , 5F032AA37 , 5F032AA44 , 5F032AA45 , 5F032AA67 , 5F032AC02 , 5F032BA01 , 5F032CA17 , 5F032DA02 , 5F032DA23 , 5F032DA24 , 5F032DA25 , 5F032DA26 , 5F032DA27 , 5F032DA53 , 5F083EP03 , 5F083EP22 , 5F083EP23 , 5F083EP27 , 5F083EP56 , 5F083EP76 , 5F083EP79 , 5F083ER03 , 5F083ER09 , 5F083ER14 , 5F083ER19 , 5F083GA15 , 5F083HA02 , 5F083JA02 , 5F083JA35 , 5F083JA39 , 5F083JA40 , 5F083KA01 , 5F083LA12 , 5F083LA16 , 5F083NA01 , 5F083NA06 , 5F083PR39 , 5F101BA15 , 5F101BA36 , 5F101BB05 , 5F101BC02 , 5F101BD22 , 5F101BD30 , 5F101BD34 , 5F101BD35 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BG10

引用特許：

出願人引用 (1件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平6-206183 出願人：株式会社東芝

前のページに戻る