接合型電界効果トランジスタおよびその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-351043
公開番号（公開出願番号）：特開2003-151995
出願日： 2001年11月16日
公開日（公表日）： 2003年05月23日
要約：

【要約】【課題】高コンダクタンスを確保しつつノーマリーオフを容易に実現し、かつ高温でも漏洩電流の少ないJFETおよびその製造方法を提供する。【解決手段】ソースおよびドレインの両領域4の間の電荷担体の経路に位置するチャネル領域5と、またチャネル領域5に接して位置するp導電型半導体層2とを備え、チャネル領域5が、n導電型のアンドープ層5aと、そのアンドープ層中に厚さ方向にパルス状に突出する濃度分布を有するn導電型半導体層5bとを備える。

請求項（抜粋）：

ソースおよびドレインの両領域の間の電荷担体の経路に設けられた第1導電型半導体のチャネル領域と、そのチャネル領域に接して位置する第2導電型半導体領域とを備える接合型電界効果トランジスタであって、前記チャネル領域が、第1導電型のアンドープ層と、そのアンドープ層に上下面を挟まれるように位置し、厚さ方向の濃度分布がパルス状に突出する第1導電型半導体層とを備える、接合型電界効果トランジスタ。

IPC (4件)：

H01L 21/337 , H01L 21/338 , H01L 29/808 , H01L 29/812

FI (2件)：

H01L 29/80 C , H01L 29/80 B

Fターム (16件)：

5F102FA02 , 5F102GB01 , 5F102GC01 , 5F102GC02 , 5F102GD01 , 5F102GD04 , 5F102GJ02 , 5F102GL02 , 5F102GL07 , 5F102GL08 , 5F102GL15 , 5F102GL17 , 5F102GL20 , 5F102HC01 , 5F102HC04 , 5F102HC07

引用特許：

審査官引用 (2件)

接合ゲート型電界効果トランジスタ
公報種別：公開公報出願番号：特願平3-195361 出願人：日本電信電話株式会社
横型接合型電界効果トランジスタ
公報種別：公開公報出願番号：特願平11-362384 出願人：住友電気工業株式会社

前のページに戻る