特許
J-GLOBAL ID：200903040866807849

定電圧発生回路

発明者：
志賀 仁

志賀 仁 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平10-248917
公開番号（公開出願番号）：特開2000-075947
出願日： 1998年09月03日
公開日（公表日）： 2000年03月14日
要約：
【要約】【課題】 定常状態での消費電力増大を伴うことなく、電源投入時の定常状態への高速の復帰を可能とした定電圧発生回路を提供する。【解決手段】 BGR回路は、電源端子間に電流源PMOSトランジスタQP3、抵抗R2及びダイオードD3が直列接続されて、トランジスタQP3と抵抗R2の接続ノードを電圧出力端子OUTとした主電流経路1を有し、電源投入時に電流源PMOSトランジスタQP3を強制的にオンさせて出力端子OUTを電源電位VCCにリセットするパワーオンリセット用トランジスタQN3を有する。主電流経路1に対して、PMOSトランジスタQP3と並列接続された電流源PMOSトランジスタQP4、及び抵抗R2と並列接続された抵抗R3を有する補助電流経路2を設ける。補助電流経路2内には、定常状態で補助電流経路2を非導通とし、電源投入時に一定時間補助電流経路2を導通させるスイッチ回路3を設ける。
請求項（抜粋）：
電源端子間に、定電流を流す第1の電流源トランジスタ、第1の抵抗、及びダイオードが直列接続されて、前記第1の電流源トランジスタと第1の抵抗の接続ノードを電圧出力端子とした主電流経路と、電源投入時に前記第1の電流源トランジスタを強制的にオンさせて前記出力端子を電源電位にリセットするパワーオンリセット回路とを有する定電圧発生回路において、前記第1の電流源トランジスタと並列接続された第2の電流源トランジスタ、及び前記第1の抵抗と並列接続された第2の抵抗を有する補助電流経路と、この補助電流経路内に挿入されて、定常状態で補助電流経路を非導通とし、電源投入時に一定時間補助電流経路を導通させるスイッチ回路と、を有することを特徴とする定電圧発生回路。
IPC (3件)：
G05F 3/26 ,  G05F 3/24 ,  H03F 3/345
FI (3件)：
G05F 3/26 ,  G05F 3/24 Z ,  H03F 3/345 Z
Fターム (39件)：
5H420NA12 ,  5H420NA16 ,  5H420NA17 ,  5H420NB02 ,  5H420NB12 ,  5H420NB20 ,  5H420NB22 ,  5H420NB23 ,  5H420NB36 ,  5H420NC38 ,  5H420NE23 ,  5J091AA03 ,  5J091AA43 ,  5J091AA58 ,  5J091CA11 ,  5J091CA36 ,  5J091CA81 ,  5J091CA85 ,  5J091FA10 ,  5J091FA13 ,  5J091FA18 ,  5J091HA10 ,  5J091HA17 ,  5J091HA19 ,  5J091HA25 ,  5J091HA39 ,  5J091KA02 ,  5J091KA04 ,  5J091KA09 ,  5J091KA10 ,  5J091KA11 ,  5J091KA12 ,  5J091KA23 ,  5J091KA25 ,  5J091KA47 ,  5J091MA19 ,  5J091MA21 ,  5J091TA01 ,  5J091TA06
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM