ロック検出回路及びPLL周波数シンセサイザ

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：恩田博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平10-006649
公開番号（公開出願番号）：特開平11-205134
出願日： 1998年01月16日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】基準信号,比較信号の周波数に関わらずに安定してロック状態を検出することができるロック検出回路を提供すること。【解決手段】ロック検出回路は、クロック発生部1とロック検出部2を備える。クロック発生部1は、基準信号の位相と比較信号の位相に基づく第1,第2の位相差信号φR,φPが入力される。クロック発生部1は、第1,第2の位相差信号φR,φPに基づいて、位相差信号φR,φPに同期した検出クロック信号X2を生成する。ロック検出部2は、第1,第2の位相差信号φR,φPと検出クロック信号X2が入力される。ロック検出部2は、検出クロック信号X2に同期し、第1,第2の位相差信号φR,φPに基づいて基準信号の位相と前記比較信号の位相がロックしているか否かを検出し、その検出結果に応じたロック検出信号LDを出力する。

請求項（抜粋）：

所定周波数の発振信号を基準周波数に分周した基準信号の位相と電圧制御発振器の周波数信号を設定周波数に分周した比較信号の位相とを比較した比較結果に基づく第1,第2の位相差信号が入力され、該第1,第2の位相差信号に基づいて前記基準信号の位相と前記比較信号の位相がロックしているか否かを検出し、その検出結果に応じたロック検出信号を出力するロック検出回路において、前記第1,第2の位相差信号に基づいて、位相差信号に同期した検出クロック信号を生成するクロック発生部と、前記第1,第2の位相差信号と前記検出クロック信号を入力し、第1,第2の位相差信号に基づいて、前記検出クロック信号に同期して前記基準信号の位相と前記比較信号の位相がロックしているか否かを検出し、その検出結果に応じたロック検出信号を出力するロック検出部とを備えたロック検出回路。

IPC (2件)：

H03L 7/095 , H03L 7/18

FI (2件)：

H03L 7/08 B , H03L 7/18 Z

引用特許：

出願人引用 (3件)

特開昭64-024630
PLL周波数シンセサイザ
公報種別：公開公報出願番号：特願平8-005220 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
位相同期回路における同期外れ検出回路
公報種別：公開公報出願番号：特願平4-126446 出願人：株式会社日立製作所, 株式会社日立画像情報システム

審査官引用 (4件)

特開昭64-024630
PLL周波数シンセサイザ
公報種別：公開公報出願番号：特願平8-005220 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
特開昭64-024630

全件表示

前のページに戻る