特許

J-GLOBAL ID：200903041117109120

半導体装置

発明者： 高田 和彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-076730
公開番号（公開出願番号）：特開2000-269219
出願日： 1999年03月19日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 ガードリング構造を備えた半導体装置において、CMP工程を行なった際に生じる損傷を抑制する。【解決手段】 ガードリングパターンを、屈曲を繰り返す形状に形成する。

請求項（抜粋）：

基板と、前記基板上に形成された多層配線構造とを含み、前記多層配線構造は、前記基板周辺部に沿って連続して延在し、前記基板表面に連続してコンタクトするガードリングパターンと、前記ガードリングパターンを埋める層間絶縁膜とよりなり、前記ガードリングパターンは、前記基板面内に屈曲を繰り返すことを特徴とする半導体装置。

IPC (4件)：

H01L 21/3205 ,  H01L 21/306 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 21/88 S ,  H01L 21/306 M ,  H01L 27/04 D

Fターム (41件)：

5F033HH11 ,  5F033HH19 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK11 ,  5F033KK19 ,  5F033MM02 ,  5F033NN37 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR14 ,  5F033RR15 ,  5F033RR22 ,  5F033RR24 ,  5F033RR25 ,  5F033TT01 ,  5F033UU05 ,  5F033VV03 ,  5F033XX02 ,  5F033XX18 ,  5F033XX19 ,  5F038BH09 ,  5F038BH20 ,  5F038CA01 ,  5F038CD18 ,  5F038EZ20 ,  5F043DD16 ,  5F043DD30 ,  5F043FF01 ,  5F043FF07 ,  5F043GG03 ,  5F043GG04 ,  5F043GG10

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-336434   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社