特許

J-GLOBAL ID：200903041195725741

PCB製造ラインの管理システムおよびPCB製造管理方法

発明者： 石長 城司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-232153
公開番号（公開出願番号）：特開2003-046300
出願日： 2001年07月31日
公開日（公表日）： 2003年02月14日
要約：

【要約】【課題】本発明は、不良発生原因の特定が容易に迅速に行え、歩留まりの向上が図れるPCB製造ラインの管理システムおよびPCB製造管理方法を提供することを課題とする。【解決手段】第5工程105で印刷された、はんだペーストの体積、ズレ等は、印刷精度測定装置16を備えた第6工程106で検出され、処理装置(PC)32で分析され、プロセス不良なのか、機械自体の不良なのかを判別して、その修正データを、はんだ印刷機15を備えた第5工程105にフィードバックする。不良原因が、プロセス不良、機械不良等である場合は、不良発生個所をはんだ印刷機15が認識し、印刷機での不良の場合、スキージング速度、版離れ量/速度等を自動補正する。

請求項（抜粋）：

はんだペーストの印刷工程と部品マウント工程とリフロー工程とを含むPCB製造ラインに於いて、上記各工程に設けられて、不良判定および不良要因の分析を行う処理手段と、上記処理手段で分析された不良要因をもとに少なくとも該当工程に於ける不良要因をリアルタイムで取り除くフィードバック手段とを具備したことを特徴とするPCB製造ラインの管理システム。

IPC (4件)：

H05K 13/04 ,  H05K 3/34 505 ,  H05K 3/34 507 ,  H05K 3/34 512

FI (4件)：

H05K 13/04 Z ,  H05K 3/34 505 C ,  H05K 3/34 507 Z ,  H05K 3/34 512 A

Fターム (12件)：

5E313AA01 ,  5E313AA11 ,  5E313EE03 ,  5E313FG05 ,  5E313FG06 ,  5E313FG10 ,  5E319AA03 ,  5E319AB05 ,  5E319AC01 ,  5E319BB05 ,  5E319CC33 ,  5E319CD51

引用特許：

審査官引用 (1件)

• 実装基板生産システム
  公報種別：公開公報   出願番号：特願平4-260449   出願人：松下電器産業株式会社