特許
J-GLOBAL ID：200903041331705822
電力変換装置
出願人/特許権者：
代理人 (1件)： 西川 惠清 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-005705
公開番号（公開出願番号）：特開2002-218750
出願日： 2001年01月12日
公開日（公表日）： 2002年08月02日
要約：
【要約】【課題】フィードバック制御の経路で高分解能なデジタル-アナログ変換を行いながらも出力のリップルが増加するのを防止する。【解決手段】デジタル-アナログ変換器16では、上位8ビットのビット群と下位8ビットのビット群とをそれぞれアナログ値に変換して2チャンネルのアナログ値を出力する。上位側のビット群の最下位ビットの変化に対応するアナログ値の変化幅を下位側のビット群の全ビットに対応するアナログ値の変化幅よりも小さくするように抵抗R6,R7が設定される。下位側のビット群に対応するアナログ値と抵抗R6,R7により分圧されたアナログ値とは加重加算器31に入力され、下位側のビット群に対応するアナログ値に(1/256)の重みが付けられるとともに、抵抗R6,R7により分圧されたアナログ値に加算される。
請求項（抜粋）：
入力電力を電力変換して出力する主回路と、主回路の出力を監視し出力を規定範囲内に保つようにフィードバック制御する制御回路とを備え、制御回路が、前記出力にアナログ-デジタル変換を施すアナログ-デジタル変換器と、アナログ-デジタル変換器から出力されるデジタル信号から主回路の操作量を決定するデジタル演算を行うとともに操作量を複数ビットずつに区切った複数個のビット群を出力する信号処理部と、信号処理部から出力される各ビット群にそれぞれデジタル-アナログ変換を施したアナログ値を個別に出力する複数チャンネルの出力が可能なデジタル-アナログ変換器と、デジタル-アナログ変換器の出力を受けて主回路を制御する制御信号を生成する制御信号生成部とを有し、前記制御信号生成部が、前記デジタル-アナログ変換器から出力される上下に隣接する一対のビット群に対応する2つのチャンネルについて上位側のビット群の最下位ビットの変化に対応するアナログ値の変化幅を下位側のビット群の全ビットに対応するアナログ値の変化幅よりも小さくするように前記各チャンネルの出力範囲を規制する変化幅規制部と、変化幅規制部から出力される上下に隣接する一対のビット群に対応する2つのチャンネルのうちの下位側のチャンネルのアナログ値に1より小さい所定の重みを付けて上位側のチャンネルのアナログ値に加算することにより主回路の操作量に相当するアナログ値を出力する加重加算器とを備えることを特徴とする電力変換装置。
FI (2件)：
Fターム (8件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved