特許
J-GLOBAL ID：200903041345895314
消去可能な不揮発性半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-266738
公開番号（公開出願番号）：特開平8-129893
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：
【要約】【目的】 各メモリセルをばらつきなく消去でき、消去時間も短縮できる不揮発性半導体記憶装置を提供する。【構成】 一定のワード線単位毎にデータラッチ回路を設け、ここに各単位のセルの消去未了または完了の状態情報を蓄積し、この情報に応じて消去時に消去済ワード線に接続されたセルについては、さらなる消去をスキップさせる。このことでブロック間消去バラツキを抑制する。またデータラッチ回路の状態情報をセルを読み出す代わりに読み出すことで、消去検証時のセル検証ステップを省略させ消去時間短縮を図る。
請求項（抜粋）：
メモリセルとしてコントロールゲートとフローティングゲートとを有するメモリトランジスタを行列状にならべたメモリセルアレイと、前記メモリトランジスタのコントロールゲートを各行毎に接続したワード線と、前記メモリトランジスタのドレインを各列毎に接続したビット線と、複数の列をグループとし、同一グループに属する前記メモリトランジスタのソースを共通に接続したソース線と、アドレス信号に基づきワード線を選択するXデコーダと、ビット線を選択するYデコーダとを有する不揮発性半導体記憶装置において、各ワード線に対応して配設され、対応させられたワード線に接続されたセルが全て消去されているか否かのセル状態情報を蓄積するとともに、セルが全て消去されている場合には、他のワード線に関して消去が行なわれている時には当該ワード線を消去禁止レベルに設定するデータラッチ回路と、前記セル状態情報とXデコーダ出力とから、ワード線に接続されたメモリトランジスタが全部消去された状態で、ワード線が選択されたか否かを検出する消去済検知回路と、消去モードのとき、接続されたメモリトランジスタが消去されるべきワード線が選択され、消去済検知回路がワード線に接続されたメモリトランジスタは全部消去されていることを検知すると、当該ワード線に関する消去はスキップさせるスキップ制御手段とを有することを特徴とする不揮発性半導体記憶装置。
引用特許：
前のページに戻る
