特許
J-GLOBAL ID:200903041381895860

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 志賀 正武
公報種別:公開公報
出願番号(国際出願番号):特願平8-025618
公開番号(公開出願番号):特開平9-219498
出願日: 1996年02月13日
公開日(公表日): 1997年08月19日
要約:
【要約】【課題】 ストレージノード上の保護膜を除去する際にキャパシタの電気特性劣化の原因となる窪みの発生を防止する半導体装置の製造方法を提供する。【解決手段】 ストレージノード40下の層間膜36の最上層にシリコン酸化膜を用いるとともに、サイドウォール形成のためのエッチング処理前にストレージノード40上面に形成する保護膜42として膜厚30〜100nm程度のシリコン窒化膜を用い、ストレージノード40の側面にサイドウォール41を形成した後、リン酸を用いた等方性エッチングを行うことにより、シリコン窒化膜からなる保護膜42の除去を行う。
請求項(抜粋):
多結晶シリコンからなるサイドウォールが側面に形成された下部電極と、金属酸化物からなる容量膜を有するスタック型キャパシタを含む半導体装置の製造方法において、前記下部電極の下方に位置する層間膜の最上層にシリコン酸化膜を用いるとともに、前記サイドウォール形成工程のエッチング処理時に前記下部電極の上面を覆う保護膜としてシリコン窒化膜を用いることを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (3件):
H01L 27/10 621 B ,  H01L 27/04 C ,  H01L 27/10 651
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る