特許
J-GLOBAL ID：200903041462316368

表示駆動装置

発明者：
両澤 克彦

両澤 克彦 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平7-251805
公開番号（公開出願番号）：特開平9-074204
出願日： 1995年09月04日
公開日（公表日）： 1997年03月18日
要約：
【要約】【課題】 回路面積の増加を最小限に抑えつつ、トランジスタのリーク電流を小さくして、消費電力を低減することができる表示駆動装置を提供する。【解決手段】 pMOSトランジスタ22、23とnMOSトランジスタ24、25とで構成されたCMOSインバータ回路21は、電源(Vdd)とグラウンド(GND)との間にpMOSトランジスタ22、23とnMOSトランジスタ24、25のソースもしくはドレインを直列に接続し、トランジスタ22〜25までのゲート電極31、32同士を接続して共通化している。このようなデュアルゲート構造のCMOSインバータ回路21を、例えば、液晶駆動回路の最終段のトランジスタに採用することにより、トランジスタのチャネル長が短く分割され、個々のトランジスタのPN接合部分の電界強度が分散された結果、トランジスタのリーク電流が減少するとともに、回路面積の増大を抑えることができる。
請求項（抜粋）：
表示部に所定の駆動電圧を印加して表示制御を行う表示駆動回路を備えた表示駆動装置であって、前記表示駆動回路の少なくとも最終段に使用される各トランジスタをそれぞれ複数個のトランジスタに分割し、該複数個のトランジスタのソースもしくはドレインを直列に接続するとともに、複数個に分割したトランジスタ同士のゲート電極を共通化して同時駆動することを特徴とする表示駆動装置。
IPC (5件)：
H01L 29/786 ,  G02F 1/1345 ,  G02F 1/136 500 ,  G09G 3/36 ,  H01L 21/336
FI (7件)：
H01L 29/78 612 B ,  G02F 1/1345 ,  G02F 1/136 500 ,  G09G 3/36 ,  H01L 29/78 613 A ,  H01L 29/78 614 ,  H01L 29/78 616 A
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM