特許
J-GLOBAL ID：200903041583129816
強誘電体記憶装置および強誘電体記憶素子のくせ付け矯正方法
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-324068
公開番号（公開出願番号）：特開平11-162178
出願日： 1997年11月26日
公開日（公表日）： 1999年06月18日
要約：
【要約】【課題】 くせ付けの生じにくい強誘電体記憶装置を提供する。また、効果の高い強誘電体記憶素子のくせ付け矯正方法を提供する。【解決手段】 一対のビットラインBL0,/BL0間に設けられたデータ反転用ラッチ回路24は、コンデンサC1、C2を備えている。データ読出しに際し、ラインPHI0、ラインPHI1を適当に制御することにより、一対のビットラインBL0,/BL0の電位を、電荷の形でコンデンサC1、C2に記憶させたり、コンデンサC1、C2の蓄積電荷にしたがって、ビットラインBL0,/BL0の電位の高低関係を逆転させたり元に戻したりすることができる。このようにして、ビットラインBL0,/BL0に接続されたメモリ素子M0のデータを反転、正転させることで、データ読出し時に、メモリ素子M0のくせ付けを自動的に緩和することができる。
請求項（抜粋）：
記憶すべき情報に対応した分極状態を保持することで当該情報を記憶する強誘電体記憶素子、を備えた強誘電体記憶装置において、当該情報の書き込みまたは読み出しを行なう際に、強誘電体記憶素子の分極状態を、保持すべき分極状態と異なる分極状態にしたあと再びもとの分極状態に戻すくせ付け緩和動作を所定回数行なうよう構成したこと、を特徴とする強誘電体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 352 A
, G11C 11/22
