特許
J-GLOBAL ID:200903041719018762

薄膜半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 岩橋 文雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-083320
公開番号(公開出願番号):特開2000-275678
出願日: 1999年03月26日
公開日(公表日): 2000年10月06日
要約:
【要約】【課題】 薄膜トランジスタ(TFT)の性能で移動度を向上させるためにはゲート絶縁膜を薄くしていく方向で進められている。しかしゲート絶縁膜を薄くしていくとゲートリーク等の課題があり、安定かつ信頼性の高いTFTを得ることが難しくなってくる。よってゲート絶縁膜を薄くするのも限界がある。【解決手段】 ゲート絶縁膜に高誘電率絶縁材料、もしくはこの材料を含んだ積層構造とする。これによって厚い膜厚でも高い容量が得ることができ、結果として高い移動度のTFTを実現する子ができる。
請求項(抜粋):
ソース領域、ドレイン領域、ゲート領域を有する薄膜半導体装置であって、半導体層、ゲート絶縁膜層、ゲート電極層の順番で下層から積層され、前記ゲート絶縁膜がシリコン酸化膜より少なくとも誘電率が2倍以上高い材料で構成されたことを特徴とした薄膜半導体装置。
IPC (3件):
G02F 1/136 500 ,  H01L 29/786 ,  H01L 21/336
FI (4件):
G02F 1/136 500 ,  H01L 29/78 617 T ,  H01L 29/78 617 V ,  H01L 29/78 617 U
Fターム (43件):
2H092JA25 ,  2H092JA28 ,  2H092JA34 ,  2H092JA36 ,  2H092JA37 ,  2H092JA41 ,  2H092JA46 ,  2H092JB56 ,  2H092KA04 ,  2H092KA05 ,  2H092KA11 ,  2H092KB25 ,  2H092MA08 ,  2H092MA27 ,  2H092MA30 ,  5F110AA01 ,  5F110AA05 ,  5F110CC02 ,  5F110CC08 ,  5F110DD13 ,  5F110EE03 ,  5F110EE06 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF09 ,  5F110FF28 ,  5F110FF29 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HL02 ,  5F110NN02 ,  5F110NN04 ,  5F110NN23 ,  5F110NN35 ,  5F110PP03 ,  5F110QQ11 ,  5F110QQ30
引用特許:
審査官引用 (3件)

前のページに戻る