特許

J-GLOBAL ID：200903042014849270

メモリロード制御システム及びそのメモリロード制御方式

発明者： 神宮寺 聡
出願人/特許権者： 甲府日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願2000-210657
公開番号（公開出願番号）：特開2002-024010
出願日： 2000年07月12日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】 メモリアクセスのレイテンシを待つことなく処理を開始可能とし、メモリの負荷の軽減とメモリのスループット向上とを図ることを可能とし、システム全体の性能を向上可能なメモリロード制御システムを提供する。【解決手段】 アドレス識別手段42はアドレス保持手段41が保持しているアドレス情報からロード命令及びストア命令のアドレス領域を識別し、先行するストア命令及び後続のロード命令のメモリ領域が異なる場合に追い越し制御手段43へ通知し、メモリ領域が一致した場合にアドレス一致制御手段44へ通知する。追い越し制御手段43は後続のロード命令が先行するストア命令より先にメモリアクセスする制御を行う。アドレス一致制御手段44はストア手段5からロード手段6へストア命令のストアデータを転送し、ロード命令のリプライデータとして処理することを指示する。

請求項（抜粋）：

主記憶装置に対してロード命令及びストア命令各々によるデータを含む多量のデータ転送を高速に行うメモリロード制御システムであって、先行するストア命令及び後続のロード命令のアドレスを識別する識別手段と、前記識別手段で識別されたストア命令及びロード命令各々のアドレス領域の一致を検出する検出手段と、前記検出手段で前記アドレス領域の一致が検出された時に前記ストア命令によるデータを前記ロード命令による前記主記憶装置からの読出しデータとして処理する処理手段とを有することを特徴とするメモリロード制御システム。

IPC (3件)：

G06F 9/38 350 ,  G06F 12/00 560 ,  G06F 12/00

FI (3件)：

G06F 9/38 350 X ,  G06F 12/00 560 E ,  G06F 12/00 560 B

Fターム (5件)：

5B013CC03 ,  5B013CC10 ,  5B013CC11 ,  5B060CB01 ,  5B060CB09

引用特許：

審査官引用 (3件)

• ベクトルレジスタ方式
  公報種別：公開公報   出願番号：特願平7-182428   出願人：株式会社日立製作所
• ベクトル処理装置
  公報種別：公開公報   出願番号：特願平6-117784   出願人：甲府日本電気株式会社
• 情報処理装置
  公報種別：公開公報   出願番号：特願平3-146198   出願人：松下電器産業株式会社