特許
J-GLOBAL ID：200903042142481863
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 幸男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-029747
公開番号（公開出願番号）：特開平10-214970
出願日： 1997年01月29日
公開日（公表日）： 1998年08月11日
要約：
【要約】【課題】 ばらつきのない均質な耐圧特性を示す半導体装置を提供する。【解決手段】 半導体基板に形成され、この基板の導電型と反対の導電型を有するドレインおよびソースと、ソースおよびドレイン間の電流を制御するゲートと、ドレインから拡がる空乏層のソースへ向けての伸長を抑制すべく基板内でソースを取り囲んで形成され基板と同一導電型を有しかつ基板の不純物濃度よりも高い不純物濃度を有する空乏層抑制領域とを含む半導体装置。空乏層抑制領域には、ソースの少なくとも下方でソースと空乏層抑制領域との間に配置され、この空乏層抑制領域と同一導電型を有しかつ空乏層抑制領域の不純物濃度よりも高い不純物濃度を有する空乏層抑制補助領域が形成されている。
請求項（抜粋）：
半導体基板に形成され、該基板の導電型と反対の導電型を有するドレインおよびソースと、前記ソースおよびドレイン間の電流を制御するためのゲートと、前記基板内で前記ドレインから拡がる空乏層の前記ソースへ向けての伸長を抑制すべく前記基板内でソースを取り囲んで形成され前記基板と同一導電型を有しかつ前記基板の不純物濃度よりも高い不純物濃度を有する空乏層抑制領域とを含み、該空乏層抑制領域には、前記ソースの少なくとも下方で該ソースと前記空乏層抑制領域との間に配置され、該空乏層抑制領域と同一導電型を有しかつ該空乏層抑制領域の不純物濃度よりも高い不純物濃度を有する空乏層抑制補助領域が形成されていることを特徴とする半導体装置。
IPC (2件)：
FI (3件)：
H01L 29/78 301 H
, H01L 21/265 W
, H01L 29/78 301 W
