特許
J-GLOBAL ID:200903042190812383

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 強
公報種別:公開公報
出願番号(国際出願番号):特願平5-018493
公開番号(公開出願番号):特開平6-232204
出願日: 1993年02月05日
公開日(公表日): 1994年08月19日
要約:
【要約】【目的】 バンプ付きのベアICチップをフレキシブル配線基板上にフェースダウン実装する作業を生産性の低下を伴うことなく確実に行うと共に、上記実装作業段階で隣接する回路がショート状態となる事態を防止する。【構成】 PET基板13上には、銀ペーストにより回路パターン14が形成される。ベアICチップ15は、シリコン基板17の絶縁保護膜18側からバンプ19を突出させた構成となっている。ベアICチップ15をPET基板13上にフェースダウン実装するときには、PET基板13上に非導電性接着剤20を塗布する工程を行った後に、ベアICチップ15を、バンプ19が回路パターン14と当接するように位置させると共に、この状態で当該ベアICチップ15及びPET基板13間が非導電性接着剤20により接着されるまでの期間は、加熱加圧装置によってベアICチップ15をPET基板13側に押し付けた状態に保持するという圧力印加工程を行う。
請求項(抜粋):
バンプ付きのベアICチップをフレキシブル配線基板上にフェースダウン実装して半導体装置を製造する方法において、前記フレキシブル配線基板上に導電性ペーストによる回路パターンを形成するパターン形成工程と、前記フレキシブル配線基板上における前記ベアICチップの実装位置若しくは当該ベアICチップのバンプ形成面に非導電性接着剤を塗布する塗布工程と、前記ベアICチップをそのバンプが前記回路パターンの所定位置と当接するように位置させると共に、この状態で当該ベアICチップ及び前記フレキシブル配線基板間が前記非導電性接着剤により接着されるまでの期間はベアICチップを配線基板側に押し付けた状態に保持する圧力印加工程とを実行することを特徴とする半導体装置の製造方法。
引用特許:
審査官引用 (1件)

前のページに戻る