特許

J-GLOBAL ID：200903042225778191

半導体装置およびその製法

発明者： 弘本 敏明
出願人/特許権者： ローム株式会社
代理人 (1件)： 河村 洌 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-217075
公開番号（公開出願番号）：特開平9-064352
出願日： 1995年08月25日
公開日（公表日）： 1997年03月07日
要約：

【要約】【課題】 横型MOSFETのオン抵抗が高いという欠点を改善し、かつ、縦型MOSFETの裏面電極の欠点を改善し、オン抵抗が小さく、小さなチップ面積で、かつ、他の半導体素子とともに1チップIC化を可能とするパワーMOSFETを有する半導体装置およびその製法を提供する。【解決手段】 半導体基板(サブ基板1と半導体層4)内に設けられた高濃度不純物のn+型の第1の埋込層2と、該第1の埋込層上のp型半導体領域5に形成された少なくとも2つのn+型不純物領域(ドレイン領域6およびソース領域7)を有するシングルドレイン構造のMOSFETとを具備し、前記ドレイン領域はn+型の高濃度不純物領域6aにより第1の埋込層と接続され、第1の埋込層の他の部分で接続され前記半導体基板の表面に露出するn+型のドレイン電極形成領域8の表面にドレイン電極Dが設けられている。

請求項（抜粋）：

半導体基板内に設けられた高濃度不純物の第1導電型の第1の埋込層と、該第1の埋込層上の第2導電型半導体領域に形成された少なくとも2つの第1導電型不純物領域を有するシングルドレイン構造のMOSFETとを具備し、前記第1導電型不純物領域の少なくとも1つは第1導電型の高濃度不純物領域により前記第1の埋込層と接続され、該第1の埋込層の他の部分で接続され前記半導体基板の表面に露出する第1導電型の高濃度不純物領域の表面にドレイン電極が設けられてなる半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 P ,  H01L 29/78 301 W

引用特許：

審査官引用 (3件)

• 発熱体駆動用半導体装置
  公報種別：公開公報   出願番号：特願平5-130289   出願人：キヤノン株式会社
• 特開昭62-165363
  
• 特開昭59-217368