特許
J-GLOBAL ID:200903042377995007
ヘテロ接合電界効果トランジスタ
発明者:
,
出願人/特許権者:
代理人 (1件):
杉浦 正知
公報種別:公開公報
出願番号(国際出願番号):特願平9-104609
公開番号(公開出願番号):特開平10-294452
出願日: 1997年04月22日
公開日(公表日): 1998年11月04日
要約:
【要約】【課題】 構造の最適化により、GaN系半導体を用いた素子本来の性能を発揮することができ、高性能化を図ることができるヘテロ接合電界効果トランジスタを提供する。【解決手段】 基層としてのAlx Ga1-x N(1≧x≧0)層1、バリア層としてのAly Ga1-y N(1≧y>0)層2、電子供給層としてのn型AlzGa1-z N(1≧z≧0)層3、電子走行層としてのアンドープGa1-u InuN(1≧u≧0)層5およびゲート絶縁膜としてのAlv Ga1-v N(1≧v>0)層8を順次積層し、このAlv Ga1-v N層8上にゲート電極9を設けるとともに、アンドープGa1-u Inu N層5上にソース電極10およびドレイン電極11を設け、MIS構造およびHEMT構造を併有するGaN系FETを構成する。
請求項(抜粋):
Alx Ga1-x N(ただし、1≧x≧0)からなる基層と、上記基層上のAly Ga1-y N(ただし、1≧y>0)からなるバリア層と、上記バリア層上のAlz Ga1-z N(ただし、1≧z≧0)からなる電子供給層と、上記電子供給層上のGa1-u Inu N(ただし、1≧u≧0)からなる電子走行層と、上記電子走行層上のAlv Ga1-v N(ただし、1≧v>0)からなるゲート絶縁膜とを有することを特徴とするヘテロ接合電界効果トランジスタ。
IPC (3件):
H01L 29/778
, H01L 21/338
, H01L 29/812
引用特許:
審査官引用 (4件)
-
特開平3-072637
-
特開平2-181935
-
特開平2-181443
前のページに戻る