特許
J-GLOBAL ID：200903042460202515

通信装置

発明者：
小貫 淳史

小貫 淳史 について

, 
竹内 清史

竹内 清史 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (4件)： 曾我 道治 ,  古川 秀利 ,  鈴木 憲七 ,  梶並 順
公報種別：公開公報
出願番号（国際出願番号）：特願2006-226367
公開番号（公開出願番号）：特開2008-053904
出願日： 2006年08月23日
公開日（公表日）： 2008年03月06日
要約：
【課題】従来は負荷分散部と出力制御部が複数のパケット処理部に直接パケット送受信を行うため、プリント配線基板等に実装する場合、基板の配線リソースを多く消費し、かつ構成が複雑で高速伝送が困難になる。【解決手段】外部からの受信パケットにヘッダ追加部が到着順シーケンスNoとパケットを処理済か否かの処理フラグを追加して、転送制御部とパケット処理部の組を複数組有した最前段組の転送制御部に送信し、転送制御部は、処理フラグと自身のパケット処理部稼働状態から、自身のパケット処理部か、次段転送制御部かにパケットを振り分け、次段転送制御部への送信は、処理済パケットの場合、元の受信順序に、未処理入力パケットの場合、処理済パケットの転送状態に依存せずに転送し、ヘッダ削除部が最終段転送制御部からのパケットのシーケンスNoと処理フラグを削除して外部に送信する。【選択図】図1
請求項（抜粋）：
接続された転送制御部とパケット処理部を一組とする複数の組と、外部からの受信パケットにパケット到着順序を示すシーケンスNoとパケットへの処理が実施済か否かを示す処理フラグをパケットの先頭部分に追加するヘッダ追加部と、入力されたパケットの先頭部分に追加されたシーケンスNoと処理フラグを削除するヘッダ削除部の各処理手段を備え、複数組の各組を構成する転送制御部が順次直列に接続され、最前段の転送制御部の前段にヘッダ追加部が、最後段の転送制御部の後段にヘッダ削除部が直列に接続され、 ヘッダ追加部は、受信パケットにシーケンスNoと処理フラグを追加して最前段の転送制御部に送信し、 転送制御部は、入力されたパケットの処理フラグと、自身に接続されたパケット処理部の稼働状態とから自身に接続されたパケット処理部か、次段処理手段かに入力パケットを振り分け、次段処理手段への送信は、処理済入力パケットの場合は、もとのパケットの受信順序に従い、未処理入力パケットの場合は、受信した処理済入力パケットの転送状態に依存せずに転送し、 ヘッダ削除部は、最後段の転送制御部からのパケットからシーケンスNoと処理フラグを削除して外部に送信する構成にされたことを特徴とする通信装置。
IPC (1件)：
H04L 12/56
FI (1件)：
H04L12/56 Z
Fターム (5件)：
5K030GA01 ,  5K030HA08 ,  5K030KX27 ,  5K030LB11 ,  5K030LE03
引用特許：
出願人引用 (4件)
全件表示
引用文献：
出願人引用 (1件)
  • 6E-2 FPGAによる10GbpsVPNの検討

前のページに戻る

TOP

BOTTOM