特許

J-GLOBAL ID：200903042479297282

半導体装置の製造方法

発明者： 大場 福太郎
出願人/特許権者： 富士フイルム株式会社
代理人 (3件)： 小林 和憲 ,  飯嶋 茂 ,  小林 英了
公報種別：公開公報
出願番号（国際出願番号）：特願2006-187475
公開番号（公開出願番号）：特開2008-016692
出願日： 2006年07月07日
公開日（公表日）： 2008年01月24日
要約：

【課題】ディッシングの発生を防止しながら簡単な工程で平坦化を行う。【解決手段】 上面にストッパ膜12を形成した絶縁層11を覆うようにポリシリコン層13が形成され、ポリシリコン層13の表面にポリシリコン層13よりも硬度の高い保護膜14を形成する。凸部15の保護膜14の部分に対してイオン注入が行われ、その部分の硬度が低くされる。ストッパ膜12が露呈されるまでシリコン研磨用スラリーだけを用いて化学的機械研磨し、ポリシリコン層13の表面を平坦化する。凸部15の研磨速度を速くしつつ、凹部16のポリシリコン層13を保護膜14で保護してディッシングの発生を防止する。【選択図】図2

請求項（抜粋）：

半導体基板に形成された凹凸を有する被研磨層の表面を化学的機械研磨によって平坦化する半導体装置の製造方法において、 前記被研磨層の表面に化学的機械研磨に対する保護膜を形成する工程と、前記被研磨層の凸部に形成された保護膜に対して硬度を低下させるためにイオン注入する工程と、前記被研磨層の凹部表面を前記保護膜で保護しながら、前記被研磨層用の研磨用スラリーを用いて化学的機械研磨し、前記被研磨層の表面を平坦化する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/304 ,  H01L 21/320 ,  B24B 37/00 ,  H01L 21/265

FI (5件)：

H01L21/304 622J ,  H01L21/88 K ,  H01L21/304 621D ,  B24B37/00 Z ,  H01L21/265 Y

Fターム (21件)：

3C058AA07 ,  3C058DA17 ,  5F033HH04 ,  5F033HH11 ,  5F033HH19 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK04 ,  5F033MM01 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ50 ,  5F033QQ60 ,  5F033QQ61 ,  5F033QQ65 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033SS11 ,  5F033XX01

引用特許：

出願人引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2004-181390   出願人：シャープ株式会社