特許
J-GLOBAL ID:200903040128810657

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 野河 信太郎
公報種別:公開公報
出願番号(国際出願番号):特願2004-181390
公開番号(公開出願番号):特開2006-005237
出願日: 2004年06月18日
公開日(公表日): 2006年01月05日
要約:
【課題】簡便な方法によりシリコン層のディッシングを抑制でき、安定した平坦性を得ることが可能な半導体装置の製造方法を提供すること。【解決手段】本発明の半導体装置の製造方法は、(1)凸部を有するシリコン層を覆う絶縁層のうちシリコン層の凸部の上方部分を除去することにより、シリコン層を露出させる工程と、(2)前記絶縁層の残部でシリコン層を保護しながら、シリコン研磨用スラリーで露出したシリコン層を化学機械研磨する工程とを含む。【選択図】図2
請求項(抜粋):
(1)凸部を有するシリコン層を覆う絶縁層のうちシリコン層の凸部の上方部分を除去することにより、シリコン層を露出させる工程と、 (2)前記絶縁層の残部でシリコン層を保護しながら、シリコン研磨用スラリーで露出したシリコン層を化学機械研磨する工程とを含む半導体装置の製造方法。
IPC (2件):
H01L 21/320 ,  H01L 21/304
FI (3件):
H01L21/88 K ,  H01L21/304 622D ,  H01L21/304 622X
Fターム (11件):
5F033HH04 ,  5F033HH05 ,  5F033HH06 ,  5F033HH19 ,  5F033PP06 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ50 ,  5F033RR04 ,  5F033RR06 ,  5F033XX01
引用特許:
出願人引用 (1件) 審査官引用 (6件)
全件表示

前のページに戻る