特許

J-GLOBAL ID：200903042535342326

半導体記憶装置

発明者： 藤原 淳
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-010916
公開番号（公開出願番号）：特開平5-282894
出願日： 1993年01月26日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】 救済効率の高い冗長構成を有する半導体記憶装置を実現する。【構成】 複数のメモリセルブロックa〜dに、複数の本体側メモリセルアレイ3a〜3dを配設する。特に、2つのメモリセルブロックb,cに予備メモリセルアレイ2b,2cを配設する。入力されたアドレス信号の番地が欠陥メモリセルの番地と一致するときには本体側メモリセルに代えて、当該欠陥メモリセルが配置されるメモリセルブロック以外のメモリセルブロックに配置される予備メモリセルを選択する。これにより、本体側メモリセルのワード線と予備メモリセルのワード線とが2本とも選択されても読出データを破壊することなくアクセスされて、高速なワード線の立ち上げを実現でき、救済効率が向上する。また、本体側ワード線と予備側ワード線とを共通のデコード線で接続するロウデコーダを設けることで、予備メモリセルの配置に伴うチップ面積の増大を抑制する。

請求項（抜粋）：

複数のメモリセルを配置してなるメモリセルブロックの複数個を備えた半導体記憶装置であって、上記すべてのメモリセルのうちいずれか複数個は本体側メモリセルとして構成され、他の複数個は予備メモリセルとして構成されるとともに、上記各メモリセルブロックの本体側メモリセルのうち欠陥メモリセルの番地を予め記憶し、入力されたアドレス信号の番地が上記欠陥メモリセルの番地と一致するときには本体側メモリセルに代えて、当該欠陥メモリセルが配置されるメモリセルブロック以外のメモリセルブロックに配置される予備メモリセルを選択するメモリ置換手段を備えたことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 29/00 301 ,  G11C 11/401

引用特許：

審査官引用 (4件)

• 特開平2-208897
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-246831   出願人：三菱電機株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-258404   出願人：日本電気株式会社
• 特開平4-325992