特許

J-GLOBAL ID：200903042558427663

半導体集積回路装置

発明者： 久保 和昭 ,  宮城 雅記 ,  鈴木 幸夫
出願人/特許権者： セイコー電子工業株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-114896
公開番号（公開出願番号）：特開平8-148580
出願日： 1995年05月12日
公開日（公表日）： 1996年06月07日
要約：

【要約】【目的】 極低電源電圧での動作を可能にする半導体集積回路装置を得る。【構成】 半導体基板上の異なる最低動作電源電圧で動作するMOSトランジスタ回路において,最低動作電源電圧が低い方で動作するMOSトランジスタのしきい値電圧を下げさらにこのトランジスタのチャネル長をのばした構成とした。さらに、センスアンプ回路は一対の入力端子を有する差動増幅回路とプリチャージ回路及びロード回路により構成した。

請求項（抜粋）：

少なくとも二つ以上の複数のしきい値電圧を有するP型MOSトランジスタ、もしくは、N型MOSトランジスタを同一の半導体基板上に構成する半導体集積回路装置において、該P型MOSトランジスタもしくは該N型MOSトランジスタの最低動作電圧の絶対値が0.9V以下であり、かつ、最高動作電圧の絶対値が5.5V以上であることを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  G11C 16/06 ,  H01L 27/115

FI (3件)：

H01L 27/08 321 D ,  G11C 17/00 520 B ,  H01L 27/10 434

引用特許：

審査官引用 (5件)

• CMOSゲートアレイ
  公報種別：公開公報   出願番号：特願平3-318755   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-131634   出願人：株式会社東芝
• 特開平2-046762
  
• 特開平4-159695
  
• 特開平1-251499