特許
J-GLOBAL ID:200903042668189857

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (8件): 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  手島 勝 ,  藤田 篤史
公報種別:公開公報
出願番号(国際出願番号):特願2002-177422
公開番号(公開出願番号):特開2004-022898
出願日: 2002年06月18日
公開日(公表日): 2004年01月22日
要約:
【課題】集積回路部上に絶縁性樹脂膜からなる絶縁膜を介して配線を設ける際に、配線の配線密度を低下させることなく、該配線による損失を抑制できるようにする。【解決手段】半導体チップ11に形成された集積回路部を覆う第1の絶縁性樹脂膜12の上には、ランド部15とパッド電極21とを接続する配線16が設けられている。配線16は、金属膜を第1の絶縁性樹脂膜12の上部に掘り下げられたトレンチ部12aに充填し、さらにその上面が盛り上がるように形成されているため、配線16の配線密度を低下させることなく、各配線16の断面積及び表面積を大きくすることができる。【選択図】 図2
請求項(抜粋):
主面に形成された集積回路部及び前記主面上に形成され且つ前記集積回路部と電気的に接続された複数のパッド電極を有する半導体チップと、 前記半導体チップの主面上に形成され、前記集積回路部を覆うと共に前記各パッド電極の上に設けられた複数のコンタクトホールを有する絶縁性樹脂材からなる第1の絶縁膜と、 前記第1の絶縁膜の上に形成されたランド部と、 一端が前記コンタクトホールを介して前記パッド電極と接続され、他端が前記ランド部と接続された配線とを備え、 前記配線は、前記第1の絶縁膜の上部に形成されたトレンチ部に充填されるように形成されていることを特徴とする半導体装置。
IPC (3件):
H01L23/12 ,  H01L21/306 ,  H01L21/3205
FI (4件):
H01L23/12 501P ,  H01L23/12 501C ,  H01L21/88 T ,  H01L21/306 F
Fターム (37件):
5F033HH11 ,  5F033HH23 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ23 ,  5F033KK09 ,  5F033KK10 ,  5F033KK13 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ01 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ37 ,  5F033QQ92 ,  5F033QQ94 ,  5F033QQ96 ,  5F033RR06 ,  5F033RR27 ,  5F033SS21 ,  5F033VV00 ,  5F033VV07 ,  5F033WW02 ,  5F033XX01 ,  5F033XX09 ,  5F033XX10 ,  5F033XX13 ,  5F033XX14 ,  5F033XX21 ,  5F033XX27 ,  5F043AA26 ,  5F043BB15
引用特許:
審査官引用 (3件)

前のページに戻る