半導体記憶装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-177867
公開番号（公開出願番号）：特開平8-046152
出願日： 1994年07月29日
公開日（公表日）： 1996年02月16日
要約：

【要約】【目的】この発明は、メモリセル部と周辺回路部との間に生じる段差の問題を解決し、微細配線を容易にするスタック構造のキャパシタを提供し、更に高集積化あるいは高密度化されたDRAMの実現を容易にする。【構成】1個のトランジスタと1個のキャパシタとで構成されるメモリセルにおいて、前記トランジスタの上層部に平坦化した絶縁膜層が形成され、この絶縁膜層に溝が形成され、この溝部に、キャパシタの対向する2電極と容量膜とが埋設するように形成され、キャパシタの一電極は上記トランジスタの拡散層と電気的に接続される。

請求項（抜粋）：

1個のトランスファトランジスタと1個のキャパシタとで構成されるメモリセルを有する半導体記憶装置おいて、前記トランスファトランジスタの上部に平坦化した絶縁膜層が形成され、前記平坦化した絶縁膜層に溝が形成され、前記溝の内部に第1の導電体膜が形成され、前記第1の導電体膜の上に第1の誘電体膜が形成され、前記第1の誘電体膜の上に第2の導電体膜が形成され、前記第1の導電体膜が前記トランスァトランジスタのソース又はドレイン領域になる拡散層と電気的に接続され、前記キャパシタが前記第1の導電体膜と第2の導電体膜と前記第1の誘電体膜とを有して前記溝部に形成されていることを特徴とした半導体記憶装置。

IPC (4件)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 27/10 621 C , H01L 27/04 C

引用特許：

審査官引用 (6件)

半導体記憶装置
公報種別：公開公報出願番号：特願平4-094075 出願人：株式会社日立製作所
特開昭64-041262
特開平3-167874

全件表示

前のページに戻る