特許
J-GLOBAL ID：200903042887760888
アレイ型プロセッサ、データ処理システム
出願人/特許権者：
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-263804
公開番号（公開出願番号）：特開2003-076668
出願日： 2001年08月31日
公開日（公表日）： 2003年03月14日
要約：
【要約】【課題】 複数のプロセッサエレメントが個々に実行する小規模な演算処理と、複数のプロセッサエレメントの相互の接続関係とを、オブジェクトコードに対応して制御するアレイ型プロセッサの効率を向上させる。【解決手段】 複数のプロセッサエレメント104ごとに演算処理のビット数が相互に相違する複数種類の演算器115,116を形成することにより、各種のビット数で外部入力される一連の処理データを多数ビットと少数ビットとに配分してプロセッサエレメント104ごとに演算器115,116で並列処理する。
請求項（抜粋）：
一個の状態管理部と並列に複数のプロセッサエレメントがスイッチエレメントとともにマトリクス状に配列されており、これら複数のプロセッサエレメントごとにインストラクションメモリとインストラクションデコーダと演算器とが形成されており、前記状態管理部が外部供給されるオブジェクトコードに対応して前記プロセッサエレメントごとにインストラクションポインタを発生し、このインストラクションポインタで前記プロセッサエレメントごとに前記インストラクションメモリに格納されている複数の命令コードから一つが指定され、この指定された命令コードが前記インストラクションデコーダでデコードされて前記演算器の演算処理が制御されるとともに前記スイッチエレメントによる複数の前記プロセッサエレメントの接続関係が制御され、このように制御された状態で外部入力される一連の処理データが複数の前記プロセッサエレメントで演算処理されるアレイ型プロセッサであって、前記プロセッサエレメントごとに演算処理のビット数が相互に相違する複数種類の前記演算器が形成されているアレイ型プロセッサ。
IPC (3件)：
FI (3件)：
Fターム (7件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved