特許
J-GLOBAL ID：200903042913737520

マイクロコンピュータ及びマイクロコンピュータシステム

発明者：
三ッ石 直幹

三ッ石 直幹 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平11-036949
公開番号（公開出願番号）：特開2000-235560
出願日： 1999年02月16日
公開日（公表日）： 2000年08月29日
要約：
【要約】【課題】 物理的・論理的規模の増大を最小限とし、マイクロコンピュータの外部バス上のデータ転送制御と内蔵CPUによる内部バスアクセス等のCPU動作とを並列処理可能にする。【解決手段】 CPU(2)を内蔵するマイクロコンピュータ(1)に、当該マイクロコンピュータの外部バス(EDBUSA,EABUS)上でのダイレクト・メモリ・アクセス転送を制御する第1のデータ転送装置(4)を設け、第1のデータ転送装置による外部データ転送制御に並行して、マイクロコンピュータ内部のCPUなどによる内部バスアクセスを可能とする。CPUによる外部バスアクセスと第1のデータ転送装置による外部アクセスを、外部バスコントローラ(121)によって一括して制御する。第1のデータ転送装置による外部バス上のデータ転送と、CPUによる内部バスを用いた命令実行などが並列化できる。
請求項（抜粋）：
記憶手段と、第1の内部バスを介して記憶手段をアクセス可能であって命令を実行するデータ処理装置と、データ転送制御を行う第1のデータ転送装置と、前記第1の内部バス又は前記第1のデータ転送装置を外部バスに接続可能とするバスインタフェース手段と、バス制御とバス権の調停を行うバス制御手段と、を1個の半導体チップに含んで成るマイクロコンピュータであって、前記バス制御手段は、前記第1の内部バスを用いたマイクロコンピュータ内部のみのアクセス動作と前記第1のデータ転送装置による前記バスインタフェース手段を介する外部アドレス空間のアクセス動作とを並行可能にするものであることを特徴とするマイクロコンピュータ。
IPC (2件)：
G06F 15/78 510 ,  G06F 13/36 310
FI (2件)：
G06F 15/78 510 G ,  G06F 13/36 310 E
Fターム (11件)：
5B061BA01 ,  5B061BB01 ,  5B061FF01 ,  5B061GG01 ,  5B061PP05 ,  5B061RR02 ,  5B061RR03 ,  5B061RR06 ,  5B062AA03 ,  5B062DD08 ,  5B062EE08
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM