特許

J-GLOBAL ID：200903042983314767

半導体記憶素子

発明者： 平井 匡彦 ,  垂井 康夫
出願人/特許権者： 旭化成工業株式会社 ,  垂井 康夫
代理人 (1件)： 谷 義一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-214728
公開番号（公開出願番号）：特開平9-064206
出願日： 1995年08月23日
公開日（公表日）： 1997年03月07日
要約：

【要約】【課題】 高速かつ、強誘電体の疲労が少なく、面積縮小化に適し、特に、ゲート特性において再現性、安定性に優れ、強誘電体へのキャリア注入が無く、かつ生産上の収率向上に優れた不揮発性メモリを有する半導体記憶素子を提供すること。【解決手段】 ソース2、ドレイン3の領域を有するSi単結晶基板1上にSi酸化膜4、配向したCeO2 薄膜5、配向したPbTiO3 薄膜6が形成され、絶縁膜8で覆われていない部分に導電体薄膜7が形成されている。Si酸化膜4と配向したCeO2 薄膜5と配向したPbTiO3 薄膜6とからなる積層構造体がゲートであるトランジスタが構成される。このSi酸化膜4はキャリア注入阻止層として働く。

請求項（抜粋）：

Si単結晶基板上に形成されたトランジスタを有する半導体記憶素子において、前記トランジスタのゲート部分が、前記Si単結晶基板上に、Si酸化膜からなるキャリア注入阻止層、配向したCeO2 薄膜、配向したPbTiO2 薄膜、導電体薄膜の積層構造を持つことを特徴とする半導体記憶素子。

IPC (7件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  C30B 29/06 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 29/78 371 ,  C30B 29/06 Z ,  H01L 27/10 451 ,  H01L 27/10 651

引用特許：

審査官引用 (1件)

• 強誘電体薄膜と基体との複合構造体およびその製造方法
  公報種別：公開公報   出願番号：特願平6-322206   出願人：垂井康夫, 日産自動車株式会社