半導体装置のキャパシタ製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：小堀益
公報種別：公開公報
出願番号（国際出願番号）：特願平4-319086
公開番号（公開出願番号）：特開平6-163853
出願日： 1992年11月27日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】第1電極の表面を容易に粗面化してセルキャパシタンスを増加させうる半導体装置のキャパシタ製造方法を提供する。【構成】内部に不純物が含まれるように微細構造のグレーンからなる多結晶層を形成し、不純物が含まれている前記多結晶層に食刻を施してそのグレーン境界部分を削り出すことにより、多結晶層の表面を粗面化する。酸化膜を用いたり、1次粗面化された多結晶層の表面部を露出させた後異方性食刻を施して微細トレンチ及び微細柱を形成したり、エピタキシャル成長させエピタキシャルグレーンを形成して多結晶層の表面積をさらに増加させる。【効果】これにより、単純な工程により規則性及び再現性があり、セルキャパシタンス増加及び調節が容易で信頼性ある半導体装置のキャパシタが製造できる。

請求項（抜粋）：

第1電極、誘電体膜及び第2電極からなる半導体装置のキャパシタを製造する方法において、前記第1電極を形成するための工程は、半導体基板上に、その内部に不純物が含まれるよう微細構造のグレーンからなる多結晶層を形成する段階と、不純物の含まれている前記多結晶層に食刻工程を施してそのグレーン境界部分を削り出すことにより、多結晶層の表面を粗面化する段階を含むことを特徴とする半導体装置のキャパシタ製造方法。

IPC (2件)：

H01L 27/108 , H01L 27/04

FI (2件)：

H01L 27/10 325 D , H01L 27/10 325 C

引用特許：

審査官引用 (6件)

特開昭64-042161
特開平1-289154
特開平3-139882

全件表示

前のページに戻る