特許

J-GLOBAL ID：200903043085112518

集積回路をテストするための方法および装置

発明者： ピーライネン オーリ
出願人/特許権者： ノキア テレコミュニカシオンス オサケ ユキチュア
代理人 (1件)： 中村 稔 (外6名)
公報種別：公表公報
出願番号（国際出願番号）：特願平7-510625
公開番号（公開出願番号）：特表平9-503302
出願日： 1994年09月30日
公開日（公表日）： 1997年03月31日
要約：

【要約】本発明は、集積回路をテストするための方法に関する。この集積回路は、集積回路が回路板上に組み付けられた後、その集積回路(1)に接続された回路板および/またはその他の回路をテストするためのテスト手段(2)と、テスト手段を制御するための入力(7、12、13)と、集積回路(1)の内部動作をテストするためのテスト構造体とを備える。回路の入力の数を低く保つために、テスト手段に対するテストモードが定められ、このテストモードにおいては、テスト手段の入力のうちの1つ(7)が集積回路(1)の内部動作のためにテスト構造体に接続され、集積回路(1)の内部動作がテストされるときには、テスト手段(2)は前記テストモードに設定され、集積回路の内部テスト構造体は、テスト手段(2)の入力(7)から制御され得る。本発明は、また、本発明の方法を適用しうる集積回路にも関する。

請求項（抜粋）：

集積回路をテストするための方法であって、前記集積回路は、該集積回路が回路板上に組み付けられた後、該集積回路へ接続された該回路板および/またはその他の回路をテストするためのテスト手段(2)と、該テスト手段を制御するための入力(7、12、13)と、前記集積回路(1)の内部動作をテストするためのテスト構造体とを備えるような方法において、前記テスト手段(2)に対してテストモードが定められ、該テストモードにおいては、前記テスト手段の入力のうちの1つ(7)は、前記集積回路(1)の内部動作のために前記テスト構造体に接続され、前記集積回路(1)の内部動作がテストされるとき、前記テスト手段(2)が前記テストモードに設定され、前記集積回路の前記内部テスト構造体が前記テスト手段(2)の前記入力(7)から制御されうることを特徴とする方法。

IPC (3件)：

G01R 31/28 ,  G06F 11/22 310 ,  H01L 21/82

FI (4件)：

G01R 31/28 V ,  G06F 11/22 310 D ,  G01R 31/28 G ,  H01L 21/82 T

引用特許：

審査官引用 (3件)

• 特開平4-211842
  
• 電子装置の検査方法
  公報種別：公開公報   出願番号：特願平4-154090   出願人：ソニー株式会社
• 特開平4-211842