特許
J-GLOBAL ID：200903043301061630
チップ型半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐野 静夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-344119
公開番号（公開出願番号）：特開2001-160630
出願日： 1999年12月03日
公開日（公表日）： 2001年06月12日
要約：
【要約】【課題】 製造上問題となるバリを有しないチップ型半導体装置を提供する。【解決手段】 チップ基板の上面から側面を通って下面に至る電極被膜がチップ基板の両端に形成されたチップ型半導体装置において、前記チップ基板の両端部における前記電極被膜の両側端をチップ基板の両側端よりも内側に位置するようにする。ここで、バリによる不具合をより完全に防止するためには、前記電極被膜の両側端がチップ基板の両側端よりも内側に位置している部分の、チップ型装置の縁端からの長さを100ミクロン以上とするのがよい。またチップ基板のバリをも回避するためには、前記チップ基板の両端部を前記電極被膜の両側端と同一平面形状とするのがよい。
請求項（抜粋）：
チップ基板の上面から側面を通って下面に至る電極被膜がチップ基板の両端部に形成されたチップ型半導体装置において、前記チップ基板の両端部における前記電極被膜の両側端が、チップ基板の両側端よりも内側に位置していることを特徴とするチップ型半導体装置。
Fターム (7件)：
5F041DA02
, 5F041DA07
, 5F041DA12
, 5F041DA20
, 5F041DA39
, 5F041DA43
, 5F041DA92
